译码器寄存器计数器

２．5锁存及译码电路设计

１.概括

本部分电路由锁存器和译码器组成。其中计数器按十进制计数。如果在系统中不接锁存器,则显示器上的显示数字就会随计数器的状态不停地变化，只有在计数器停止计数时，显示器上的显示数字才能稳定,所以，在计数器后边必须接入锁存器。锁存器的工作是受单稳态触发器控制的到。门控波形的下降沿，使单稳态触发器1进入暂态,单稳态1暂态的上升沿作为锁存器的锁存(使能)脉冲。锁存器在锁存脉冲作用下，将门控信号周期内的计数结果存储起来，并隔离计数器对译码显示的作用。在锁存器将门控信号周期内的计数结果存储起来情况下，把所存储的状态送入译码器进行译码,在显示器上得到稳定的计数显示。

计数锁存及显示译码电路

计数锁存及显示译码电路仿真

--

--

译码器 寄存器 计数器

2.计数器74LS90

7４ＬS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器,

又可以作五进制和十进制加法计数器。

下图7４LS9０引脚排列和功能表。

通过不同的连接方式,7４LS90可以实现四种不同的逻辑功能;而且还可借助R0(1)、R０(2)对计数器清零，借助S9(１）、S9（2)将计数器置９。其具体功能详述如下：

(１)计数脉冲从CP1输入，QA作为输出端，为二进制计数器。

(2)计数脉冲从CP2输入，QDQCQＢ作为输出端,为异步五进制加法计数器。 (3)若将CP２和QA相连,计数脉冲由ＣP1输入，QＤ、QC、QB、QＡ作为输出端， 则构成异步8421码十进制加法计数器。

(4)若将ＣP１与QD相连,计数脉冲由CP２输入,QA、ＱD、QC、QＢ作为输出端， 则构成异步5421码十进制加法计数器。

--

--

（５）清零、置9功能。 a) 异步清零

当Ｒ0（1)、R0(2）均为“１”;S9(1）、Ｓ9(２）中有“0”时，实现异步清零功能，即ＱDQＣQＢQＡ=00０0。

b) 置9功能

当S9(1)、S9(2)均为“1”;R0(1)、R０(２)中有“0”时，实现置９功能,即QＤＱCQＢQA=1001。

输 入 清 0 置 9 时 钟 CP1 CP2 × × × × ↓ １ 1 ↓ 0 × × 0 ０ × × 0 ↓ １ 1 ↓ QA QD 0 1 输 出 QD QC QB 功 能 ＱA ０ 0 0 0 0 １ 清 0 置 ９ 二进制计数 五进制计数 十进制计数 十进制计数 保 持 R０(1）、R0(2） S９（1)、S9(2） １ 0 × 1 × ０ ０ × １ × 0 1 QＡ 输 出 QDQＣQB输出 QDQＣQBQA输出８421BCD码 ＱＡQDＱCQB输出5421BＣD码 不 变 3.译码器74LS48 引脚图和真值表

--

--

4.74LS27３寄存器

实际上就是8个D触发器来集成的

--

--