数字电路基础

数字电路基础

数字电路基础 电子技术中的信号可分为模拟信号和数字信号两大类。模拟信号是指随时间连续变化的信号，例如正弦波电压信号。数字信号是指在时间上和数量上都不连续变化的信号，即离散的信号，例如矩形电压信号。由于这两类信号的处理方法各不相同，因此电子电路也相应地分为两类：一是处理模拟信号的电路，亦即模拟电路，如交流、直流放大电路；二是处理数字信号的电路，亦即数字电路。前者，已在本书前几章作过详尽的叙述；后者，将是本章讨论的内容。 数字电路包括信号的传送、控制、记忆、计数、产生、整形等内容。数字电路在结构、分析方法、功能、特点等方面均不同于模拟电路。数字电路的基本单元是逻辑门电路，分析工具是逻辑代数，在功能上则着重强调电路输入与输出间的因果关系。 数字电路比较简单、抗干扰性强、精度高、便于集成，因而在无线电通讯、自动控制系统、测量设备、电子计算机等领域获得了日益广泛的应用。 十进制数 计数制 计数制是人们用以表示数的进位方式和计数的制度。数字系统中常采用的计数制有十进制、二进制、八进制和十六进制。 十进制是人们最习惯采用的一种数制。十进制数是用0、1、2、3、4、5、6、7、8、9十个符号（称为数码）按一定规律排列起来表示的数。10是这个数制的基数。向高位数进位的规则是\"逢十进一\"给低位借位的规则是\"借一当十\"数码处于不同位置（或称数位），它所代表的数量的含义是不同的。例如572.34，数码5处于百位，它所代表的数为五百；7处于10位，它代表的数为70；2处于个位，它所代表的数为2；3处于10分位，它所代表的数为3／10，4处于百分位，它所代表的数为 4％。不同位置的数码代表不同数值的数的表示方法称为位置计数法。把表示某一数位上单位有效数字所代表的实际数值称为\"位权\"，简称\"权\"。十进制数的权是以10为底的幂。位置计数法的权，以小数点为参考点，整数部分的权离小数点越近，权越小；小数部分的权离小数点越近，权越大。10进制数572.34的权的大小顺序为数。权乘以系数称为加权系数。 任意一个十进制数都可以用加权系数展开式来表示：，对于有n位整数和m位小数的十进制数用加权系数展开式表示，可写为 。称数位上的数码为系 式中，N的下标10表示N为十进制数，ai为第i位的系数,它为0、1、……9中的某一个数。 十进制数一般可写成： 例1101 把十进制数5634.28表示成加权系数展开式 解： 二进制数 一、二进制数的表示法 二进制是计算技术中广泛采用的一种数制。二进制数是用0和1两个数码来表示的数。它的基数为2，进位规则是\"逢二进一\"，借位规则是\"借一当二\"。二进制数也是采用位置计数法，其位权是以2为底的幂。例如二进制数110.11，其权的大小顺序为22、21、20、2-1、2-2。对于有n位整数，m位小数的二进制数用加权系数展开式表示，可写为： 式中aj表示第j位的系数，它为0和1中的某一个数。 二进制数一般可写为：（an-1an-2…a1a0.a-1a-2…a-m）2。 例1102 将二进制数111.01写成加权系数的形式。 解： 二、二进制数的加法和乘法运算 二进制数的算术运算的基本规律和十进制数的运算十分相似。最常用的是加法运算和乘法运算。 1. 二进制加法 有四种情况： 0＋0＝0 0＋1＝1 1＋0＝1 1＋1＝０ 进位为1 例1103 求 (1101)2＋(1011)2 的和 解： 2. 二进制乘法 有四种情况： 0×0＝0 0×1＝0 1×0＝0 1×1＝1 例1104 求 (1110)2 乘(101)2 之积 解： 十进制数与二进制数的转换 一、二进制数转换成十进制数 由二进制数转换成十进制数的基本做法是，把二进制数首先写成加权系数展开式，然后按十进制加法规则求和。这种做法称为\"按权相加\"法。 例1105 把二进制数110.11转换成十进制数。 二、十进制数转换为二进制数 十进制数转换为二进制数时，由于整数和小数的转换方法不同，所以先将十进制数的整数部分和小数部分分别转换后，再加以合并。 1. 十进制整数转换为二进制整数 十进制整数转换为二进制整数采用\"除2取余，逆序排列\"法。具体做法是：用2去除十进制整数，可以得到一个商和余数；再用2去除商，又会得到一个商和余数，如此进行，直到商为零时为止，然后把先得到的余数作为二进制数的低位有效位，后得到的余数作为二进制数的高位有效位，依次排列起来。 例1107 把 (173)10 转换为二进制数。 解： 2．十进制小数转换为二进制小数 十进制小数转换成二进制小数采用\"乘2取整，顺序排列\"法。具体做法是：用2乘十进制小数，可以得到积，将积的整数部分取出，再用2乘余下的小数部分，又得到一个积，再将积的整数部分取出，如此进行，直到积中的小数部分为零，或者达到所要求的精度为止。 然后把取出的整数部分按顺序排列起来，先取的整数作为二进制小数的高位有效位，后取的整数作为低位有效位。 【例1108】把（0.8125）转换为二进制小数。 解： 例1109 （173.8125）10＝（ ）2 解： 由［例1107］得（173）10＝（10101101）2 由［例1108］得（0.8125）10＝（0.1101）2 把整数部分和小数部分合并得： （173.8125）10＝（10101101.1101）2

BCD码 （二 ─ 十进制码） 在一些数字系统中，如电子计算机和数字式仪器中，往往采用二进制码表示十进制数。通常，把用一组四位二进制码来表示一位十进制数的编码方法称作二─十进制码，亦称BCD码（Binary Code Decimal）。 4位二进制码共有16种组合，可从中任取10种组合来表示0～9这10个数。根据不同的选取方法，可以编制出很多种BCD码，如8421码，5421码，2421码，5211码和余3码。表Z1101列出了这几种BCD码，其中的8421 BCD码最为常用。 由于每一组4位二进制码只代表一位十进制数，因而ｎ位十进制数就得用n组4位二进制码表示。 例1110 把十进制数369.74编成8421 BCD码。 解： 表Z1101 常用BCD编码表 8421码 5421码 2421码 5211码 余3码 0 1 2 3 4 5 6 7 8 9 权 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 8421 0000 0001 0010 0011 0100 1000 1001 1010 1011 1100 5421 0000 0001 0010 0011 0100 0101 0110 0111 1110 1111 2421 0000 0001 0100 0101 0111 1000 1001 1100 1101 1111 5211 0000 0100 0101 0110 0111 1000 1001 1010 1011 1100 八进制数与十六进制数 二进制数位数太多，书写不便，因此，引入八进制数作为二进制数与十进制数的中间过渡。 八进制数的数码是0、1、2、3、4、5、6、7，权位为8n（n为整数）。 八进制数一般可记为（an-1an-2…a2a1a0...a-m）8。 任意给定一个八进制数，按权展开并计算其值，就可将八进制数转换为十进制数。 例1111 （625.1）8=（ ）10 解： 类似于十进制数转换为二进制数的方法，对于十进制的整数部分和小数部分分别采用\"除8取余，逆序排列\"和\"乘8取整，顺序排列\"的方法，即可将十进制数转换为八进制数。 下面讨论二进制数与八进制数的相互转换。 3位二进制数共有8个，它们对应的十进制数如表Z1102所示： 表Z1102 二进制数 十进制数 000 0 001 1 010 2 011 3 100 101 110 111 4 5 6 7 以上八个十进制数恰好是八进制中的八个数码。因而上表也表示了二进制数与八进制数的对应关系。根据这个关系，就可把八进制数的每一位转换成对应的3位二进制数，并保持原来的顺序，这就实现了八进制数到二进制数的转换。 例1112 将（625.1）8转换为二进制数。 解： 在将二进制数转换为八进制数时，首先从二进制数的小数点开始，分别向左、向右依次把3个相邻的二进制数合成一组，若首、末两组不足3位，则分别在前、后添0补足。 然后把每组二进制数按对应关系换写成八进制数，从而实现二进制数到八进制数的转换。 例1113 将（10110110011.0110011）2转换为八进制数。 解：依上述步骤，并在该数首位之前补一个0，末尾之后补两个0，得到下列对应关系： 十六进制数码是0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F，权位为16n。 十六进制数一般可记为（an-1an-2…a2a1a0...a-m）16。 十六进制数转换成其它进制数的方法与八进制数的转换十分相似，在此不再赘述。 为了便于对照， 将十进制数、 二进制数、 八进制数和十六进制数的表示方法列于表Z1103中。 十进制数 二进制数 八进制数 十六进制数 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 32 50 100 1000 0 0 1 1 10 2 11 3 100 4 101 5 110 6 111 7 1000 10 1001 11 1010 12 1011 13 1100 14 1101 15 1110 16 1111 17 10000 20 10001 21 10010 22 10011 23 10100 24 100000 40 110010 62 1100100 144 1111101000 1750 0 1 2 3 4 5 6 7 8 9 A B C D E F 10 11 12 13 14 20 32 64 3E8 基本逻辑关系和常用逻辑门 通常，把反映\"条件\"和\"结果\"之间的关系称为逻辑关系。如果以电路的输入信号反映\"条件\"，以输出信号反映\"结果\"，此时电路输入、输出之间也就存在确定的逻辑关系。数字电路就是实现特定逻辑关系的电路，因此，又称为逻辑电路。逻辑电路的基本单元是逻辑门，它们反映了基本的逻辑关系。 逻辑电路中的几个概念和规定 1．逻辑状态表示方法 按双值逻辑规定，\"条件\"和\"结果\"只有两种对立状态，如电位的高、低，灯泡的亮、灭等。若一种状态用\"1\"表示，与之对应的状态就用\"0\"表示。这里的\"1\"和\"0\"并不表示数量大小，为了与数制中的\"1\"和\"0\"相区别，一般称它们为逻辑\"1\"和逻辑\"0\"。 2．正逻辑和负逻辑 根据\"1\"、\"0\"代表逻辑状态的含义不同，有正、负逻辑之分。比如，认定\"1\"表示事件发生，\"0\"表示事件不发生，则形成正逻辑系统；反之则形成负逻辑系统。 同一逻辑电路，既可用正逻辑表示，也可用负逻辑表示。在本书中，只要未做特别声明，均采用正逻辑。 3．逻辑函数表示法 若输入逻辑变量A、B、C…取值确定后，输出逻辑变量Y的值也随之确定，则称y是A、B、C…的逻辑函数，记作： Y＝F（A、B、C、···） 逻辑函数有多种表示形式，常见的有：逻辑表达式、真值表、逻辑图和时序图。 （1）逻辑关系式 把输出逻辑变量表示成输入逻辑变量运算组合的函数式，称为逻辑函数表达式，简称逻辑表达式。 （2）真值表 把输入逻辑变量的各种取值和相应函数值列在一起而组成的表格称为真值表。 （3）逻辑图 在逻辑电路中，并不要求画出具体电路，而是采用一个特定的符号表示基本单元电路，这种用来表示基本单元电路的符号称为逻辑符号。用逻辑符号表示的逻辑电路的电原理图，称为逻辑图。 （4）时序图 把一个逻辑电路的输入变量的波形和输出变量的波形，依时间顺序画出来的图称为时序图，又称波形图。 基本逻辑关系和逻辑门 逻辑电路用到的基本逻辑关系有与逻辑、或逻辑和非逻辑，相应的逻辑门为与门、或门及非门。 一、与逻辑及与门 与逻辑指的是：只有当决定某一事件的全部条件都具备之后，该事件才发生，否则就不发生的一种因果关系。 如图Z1101所示电路，只有当开关A与B全部闭合时，灯泡Y才亮；若开关A或B其中有一个不闭合，灯泡Ｙ就不亮。这种因果关系就是与逻辑关系，可表示为Y＝A B，读作\"A与B\"。在逻辑运算中，与逻辑称为逻辑乘。 与门是指能够实现与逻辑关系的门电路。与门具有两个或多个输入端，一个输出端。其逻辑符号如图Z1102所示，为简便计，输入端只用A和B两个变量来表示。 与门的输出和输入之间的逻辑关系用逻辑表达式表示为： Y＝A·B＝AB 两输入端与门的真值表如表Z1104所示。波形图如图Z1103所示。由此可见，与门的逻辑功能是，输入全部为高电平时，输出才是高电平，否则为低电平。 A B 0 0 0 1 1 0 1 1 Y 0 0 0 1 二、或逻辑及或门 或逻辑指的是：在决定某事件的诸条件中，只要有一个或一个以上的条件具备，该事件就会发生；当所有条件都不具备时，该事件才不发生的一种因果关系。 如图Z1104所示电路，只要开关A或B其中任一个闭合，灯泡Y就亮；A、B都不闭合，灯泡Y才不亮。这种因果关系就是或逻辑关系。可表示为：Y＝A＋B，读作\"A或B\"。在逻辑运算中或逻辑称为逻辑加。 或门是指能够实现或逻辑关系的门电路。或门具有两个或多个输入端，一个输出端。其逻辑符号如图Z1105所示。 或门的输出与输入之间的逻辑关系用逻辑表达式表示为： Y＝A＋B GS1104 两输入端或门电路的真值表和波形图分别如表Z1105和图Z1106所示。 表 Z1105 A B 0 0 0 1 1 0 1 1 Y 0 1 1 1 由此可见，或门的逻辑功能是，输入有一个或一个以上为高电平时，输出就是高电平；输入全为低电平时，输出才是低电平。 三、非逻辑及非门 非逻辑是指：决定某事件的唯一条件不满足时，该事件就发生；而条件满足时，该事件反而不发生的一种因果关系。 如图Z1107所示电路，当开关A闭合时，灯泡Y不亮；当开关A断开时，灯泡Y才亮。这种因果关系就是非逻辑关系。可表示为Y＝\"。 非门是指能够实现非逻辑关系的门电路。它有一个输入端，一个输出端。其逻辑符号如图Z1108所示。 非门的输出与输入之间的逻辑关系用逻辑表达式表示为 Y＝ GS1105 ，读作\"A非\"或\"非A\"。在逻辑代数中，非逻辑称为\"求反 其真值表和波形图分别如表Z1106和图Z1109所示。 由此可见，非门的逻辑功能为，输出状态与输入状态相反，通常又称作反相器。（表Z1106） A 0 1 Y 1 0 复合逻辑门 由与门、或门和非门可以组合成其他逻辑门。把与门、或门、非门组成的逻辑门叫复合门。常用的复合门有与非门、或非门、异或门、与或非门等。 一、与非门 将一个与门和一个非门按图T1110连接，就构成了一个与非门。与非门有多个输入端，一个输出端。三端输入与非门的逻辑符号如图Z1111所示，它的逻辑表达式为： 真值表和波形图分别如表Z1107和图Z1112所示。 表 Z1107 A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Y 1 1 1 1 1 1 1 0 由此可知，与非门的逻辑功能为：当输入全为高电平时，输出为低电平；当输入有低电平时，输出为高电平。 二、或非门 把一个或门和一个非门连接起来就可以构成一个或非门，如图Z1113所示。或非门也可有多个输入端和一个输出端。三端输入或非门的逻辑符号如图Z1114所示，它的逻辑表达式为： Y=GS1107 真值表和波形图分别如表Z1108和图Z1115所示。 由此可知，或非门的逻辑功能为：当输入全为低电平时，输出为高电平；当输入有高电平时，输出为低电平。 表 Z1108 A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Y 0 0 0 0 0 0 0 1 三、异或门 当两个输入变量的取值相同时，输出变量取值为0；当两个输入变量的取值相异时，输出变量取值为1。这种逻辑关系称为异或逻辑。能够实现异或逻辑关系的逻辑门叫异或门。异或门只有两个输入端和一个输出端，其逻辑符号如图T1116（a）所示。 异或门的逻辑表达式为： Y＝A·+·B＝A⊕B GS1108 式中，符号⊕表示异或逻辑。 异或门真值表如表Z1109所示。波形图如图Z1116（b）所示。 异或门的逻辑功能可简述为：输入相异，输出为高电平。输入相同，输出为低电平。 表Z1109 异或门真值表 A B 0 0 0 1 1 0 1 1 Y 0 1 1 0 四、与或非门 把两个与门、一个或门和一个非门联结起来，就构成了与或非门。它有多个输入端、一个输出端，逻辑符号如图Z1117所示。其逻辑表达式为： Y＝GS1109 真值表如表Z1110所示，波形图见图Z1118。 与或非门的逻辑功能是：当任一组与门输入端全为高电平或所有输入端全为高电平时，输出为低电平；当任一组与门输入端有低平或所有输入端全为低电平时，输出为高电平。 表Z1110 与或非门真值表 输 入 A B C D 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 输 出 Y 1 1 1 0 1 1 1 0 1 1 1 0 0 0 0 0 OC门和三态门 一、OC门 实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，将这些与非门上的数据（状态）用同一条导线输送出去。因此，需要一种新的与非门电路来实现线与逻辑，这种门电路就是集电极开路与非门电路，简称OC门（open collector）。 OC门电路及逻辑符号见图Z1119，该电路的特点是输出管T5的集电极悬空，使用时需外接一个负载电阻RP和电源Ec。 OC门的主要用途有以下3个方面： （1）实现与或非逻辑 用ｎ个OC门实现与或非逻辑的电路如图Z1120所示.因为任何一个门输入全为1时,其输出为零，而n个门的输出端又并接在一起（线与），故输出Y=0， 即Y=A1B1+A2B2+……+AnBn，是与或非的逻辑功能。 （2）用做电平转换 在数字系统的接口部分常需要进行所示电平转换,这可用OC门来实现.如图Z1121所示电路是用OC门把输出高电平变换为10V的电路。 （3）用做驱动器 可以用OC门驱动指示灯,继电器等,其驱动指示灯的电路如图Z1122所示。 二、三态输出门 1. 三态门的特点 三态输出门又称三态电路。它与一般门电路不同，它的输出端除了出现高电平、低电平外，还可以出现第三个状态，即高阻态，亦称禁止态，但并不是3个逻辑值电路。 2. 三态逻辑与非门 三态逻辑与非门如图Z1123所示。这个电路实际上是由两个与非门加上一个二极管D2组成。虚线右半部分是一个带有源泄放电路的与非门，称为数据传输部分，T5管的uI1、uI2称为数据输入端。而虚线左半部分是状态控制部分，它是个非门，它的输入端C称为控制端，或称许可输入端、使能端。 当C端接低电平时，T4输出一个高电平给T5 ，使虚线右半部分处于工作状态，这样，电路将按与非关系把uI1， uI2接受到的信号传送到输出端， 使uo或为高电平，或为低电平。 当C端接高电平时，T4输出低电平给T5，使 T6、T7、T10 截止。另一方面，通过D2把T8的基极电位钳在1v左右，使T9截止。由于T9、T10均截止，从输出端u0看进去，电路处于高阻状态。 三态逻辑与非门的逻辑符号如图Z1124所示。其中（a）图表示C端为高电平时为工作状态，称为高有效三态与非门。（b）图表示C端为低电平时的工作状态，称为低有效三态与非门。在使用时应注意区分。 三态与非门的最重要的用途就是可向一条导线上轮流传送几组不同的数据和控制信号，如图Z1125所示，这种方式在计算机中被广泛采用。但需要指出，为了保证接在同一条总线上的许多三态门能正常工作，一个必要条件是，任何时间里最多只有一个门处于工作状态，否则就有可能发生几个门同时处于工作状态，而使输出状态不正常的现象。

三种基本的逻辑运算（逻辑代数的基本定理与规则） 逻辑代数基础 逻辑代数是讨论逻辑关系的一门学科，它是分析和设计逻辑电路的数学基础。逻辑代数是由英国科学家乔治·布尔（George·Boole）创立的，故又称布尔代数。 逻辑代数也是用字母表示变量，但是逻辑代数和普通代数有着根本的区别。逻辑代数中的逻辑变量只有两种可能取值-- 0和1，而且这里的0和1不同于普通代数中的0和1。它只表示两种对立的逻辑状态，并不表示数量的大小。 在逻辑运算中，基本的逻辑关系有与、或、非三种。在逻辑代数中，相应地也有三种基本运算，即与运算、或运算和非（求反）运算。 1. 与运算（逻辑乘） 图T1101所示与门电路的逻辑关系为Y＝AB，由此可得与运算的规则为： 0·0＝0 0·1＝0 1·0＝0 1·1＝1 A·0＝0 A·1＝A A·A＝Ａ 2. 或运算（逻辑和） 图T1104所示或门电路的逻辑关系为Y＝A＋B，由此可得或运算的规则为： 0+0＝0 0+1＝1 1+0＝1 1+1＝1 A+0＝A A+1＝1 A+A＝A 3. 非运算（求反运算） 图T1107所示非门电路的逻辑关系为Y＝ ＝1 ＝0 ＝A ，由此可得非运算的规则为： A+＝1 A·＝０ 逻辑代数的基本定律 逻辑代数不但有与普通代数相似的交换律、结合律和分配律，其本身还有一些特殊定律。常用的定律如下： （1）交换律 A·B＝B·A A＋B＝B＋A （2）结合律（A·B）·C＝A·（B·C） （A＋B）＋C ＝A＋（B＋C） （3）分配律 A·（B＋C）＝Ａ·B＋Ａ·C A十BC＝（A+B）（A+C） （4）重迭律 A·A＝A A＋Ａ＝A （5）0-1律 0·Ａ＝0 0＋Ａ＝Ａ 1·Ａ＝Ａ 1＋Ａ＝1 （6）互补律 A·＝0 A＋ （7）摩根定律 ＝＋＝＝1 · （8）吸收律 A·（A＋B）＝A A＋AB＝Ａ 三个重要的等式规则 在逻辑代数中，利用代入规则、对偶规则、反演规则可由基本定律推导出更多的公式。 1. 代入规则 在任何一个逻辑等式中，如将等式两边所有出现某一变量的地方都用同一函数式替代，则等式仍然成立。这个规则就是代入规则。 代入规则扩大了逻辑等式的应用范围。 例如 已知 2. 对偶规则 将某一逻辑表达式中的\"·\"换成\"+\"、\"+\"换成\"·\" ；\"0\"换成\"1\"，\"1\"换成\"0\"，就得到一个新的表达式。这个新的表达式就是原表达式的对偶式。如果两个逻辑式相等，则它们的对偶式也相等。这就是对偶规则。 例1114 已知A＋B＝A＋B，求其对偶式。 ＋B）＝AB。 ＝＋，如用B·C来代替等式中的Ｂ，则等式仍成立，故有 解：利用对偶规则，可得到A·（ 3. 反演规则 如将某一逻辑式中的\"·\"换成\"+\"、\"+\"换成\"·\" ；\"0\"换成\"1\"，\"1\"换成\"0\" ；原变量换成反变量，反变量换成原变量，则所得到的逻辑表达式称为原式的反演式。这种变换方法称为反演规则。利用反演规则可以比较容易地求出一个函数的反函数。 例1115 求函数ｙ=·B＋C·＋0的反函数。 ＝（Ａ＋）·（＋Ｄ）·１ 解：利用反演规则可得： 例1116 证明加法对乘法的分配律：A＋BC＝（A+B）（A+C） 证： （A+B）（A＋C）＝AA＋AC+AB+BC ＝A＋AB＋AC＋BC （重迭律） ＝A（1+B+C）+BC ＝A＋BC （0 -１律） （证毕） 例1117 求证A＋ 证：A＋B＝A＋Ｂ ）（Ａ＋B） （加法对乘法的分配律） B ＝（A＋ ＝1·（A＋Ｂ） （互补律） ＝A＋B （0-１律） （证毕） 例1118 己知Y＝ 解： ＝（A＋ ＝［A＋(）（Ｂ＋＋D)］（B＋）＝(A＋） ＝［A＋ (＋D)］（B＋） （B＋C）＋C，求 )（B+） 若运用反演规则，可直接求出： S如前所述，逻辑函数有多种表示法，它们之间可以相互转换。 由逻辑表达式求真值表 按照逻辑表达式，对变量各种可能取值进行运算，求出对应的函数值，再把变量和函数值一一对应列成表格，即得到真值表。 例1119 已知Y＝AB＋，列出其真值表函数有两个变量A、B，取值有2*2＝4个组合，即： A＝0，B＝0；A＝0，B＝1；A＝1，B＝0； A=1，B=1。 按逻辑表达式运算，分别得Y＝1；Y＝0；Y＝0；Y＝1。把它们对应排列起来，即得到如表Z1111所示的真值表。 表 Z1111 A B Y 0 0 1 0 1 0 1 0 0 1 1 1 表 Z1112 A B Y 0 0 0 0 1 1 1 0 1 1 1 0 表 Z1113 A B Y1 Y2 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 表 Z1114 A B Y1 0 0 0 0 1 0 1 0 1 1 1 1 Y2 0 0 1 1 由真值表写逻辑表达式 将真值表中函数值等于1的变量组合选出来；对于每一个组合，凡取值为1的变量写成原变量，取值为0的变量写成反变量，各变量相乘后得到一个乘积项；最后，把各个组合对应的乘积项相加，就得到了相应的逻辑表达式。 例1120 试根据表Z1112，写出相应的逻辑表达式。 从表中看到，当A＝0、B＝1时，Y＝1；当A＝1、B＝0时Y＝1。因此可写出相应的逻辑表达式为： Y＝B＋A 真值表还可用来证明一些定理。 例1121 试用真值表证明摩根定理=+ 证：设上式左边 ＝Y1，右边＝Y2，分别列出相应的真值表如表Z1113所示： 比较Y１和Y２，证得=+。 例1122 试用真值表证明A＋AB=A。 证：令A＋AB＝Y1，A=Y2，列出真值表如Z1114所示。 比较Y1和Y2，证得A＋AB=A。 逻辑函数和逻辑图的转换 1. 由逻辑图求得逻辑函数 通常有两种方法由逻辑图求得逻辑函数。一是根据逻辑图列出对应的真值表，再由真值表写出逻辑函数；二是由逻辑图逐级写出输出端的逻辑表达式。 例1123 试求出图Z1126的逻辑表达式。 解法1：根据变量各种可能的取值，分别求出输出量Y1、Y2的值，列出对应的真值表如表Z1115所示，进而可写出下列逻辑表达式： Y1=A+B Y2＝AB 解法2：根据逻辑图，由输入到输出逐级写出输出端的逻辑表达式： G1＝ Y1＝G2＝＝ G3＝＝A ＋B 表 Z1115 A B 0 0 0 1 1 0 1 1 Y1 0 1 1 0 Y2 0 0 0 1 通过上例可知，列真值表求逻辑表达式的方法较为直观，但变量过多时就十分烦琐，后一种方法较为简便。 例1124 试写出图Z1127的逻辑函数表达式。 解：G1＝AB G2＝ Y＝C G3＝BC ＝ 2.根据逻辑函数画出逻辑图 与、或、非的运算组合可实现逻辑函数表达式，相应地，通过基本门电路的组合就能得到与给定逻辑表达式相对应的逻辑图。 例1125 绘出Y＝ABC＋BC＋AＣ的逻辑图 解：式右项是与运算，可用与门实现；式中的 和 可用非门实现；Y是三项之和，可用或门实现。于是，所得到的逻辑图见图Z1128。 例1126 试用与非门实现上例的逻辑关系。 解：Y＝ABC＋ ＝BC＋A C＝ 所得到的逻辑图见图Z1129，图中，采用反变量直接输入。 例1127 已知Y＝（A＋B＋C）（A＋系。 解: ＋C）（＋＋ ），试用与非门实现这个逻辑关 所得到的逻辑图如图Z1130所示。 · 逻辑函数的化简方法 用门电路等器件实现给定逻辑功能时，对给定的逻辑函数进行化简是十分必要的。 做法的目的在于简化实际电路，减少其元器件和接线。 逻辑函数的化简方法之一：公式化简法 公式化简法就是运用逻辑函数的基本运算法则和基本定理对逻辑函数进行化简。例如，可运用A＋AB=A， A＋＝1，将两项并为一项；运用A＋＝1进行拆项或B＝A＋B，消去多余因子；运用A＋补项等方法，使表达式得以简化。 例1128 化简下式，并用与非门实现其逻辑功能 Y＝ 解 ： BC+AC+AB+ABC 据此，所得的逻辑图如图Z1131所示。 公式化简法技巧性强，不宜掌握，特别是难于判断运算结果是否已简化成项数最少、每项变量数目也最少的最简式。因而，在变量数目不多于5时，常用卡诺图化简法。 逻辑函数的化简方法之二：卡诺图化简法 1. 逻辑函数的最小项 逻辑函数的最小项，是一个以逻辑变量的原变量或反变量形式组成的乘积项，这个乘积项的因子数等于全部逻辑变量的个数，且每个变量都是它的因子。例如，A、B、C三个变量逻辑函数的最小项共有8个，即、、B 、BC、A、AC、AB 、ABC，它们均有上述特点。根据逻辑代数的基本定律，可以把任意逻辑函数变成一组最小项之和，这就是最小项表达式。例如，将Y(A、B、C)＝AB＋AC变换为最小项表达式。运用A+ =1，可得： 这里，ｍ是最小项的符号，十进制的下标恰对应最小项的二进制码所表示的十进制的数值，称为最小项序号。最后的一个求和表达式，则是以最小项序号代表相应最小项的一种简写方法。 当变量数为ｎ时，最小项数为2ｎ个。 2. 卡诺图及其构成方法 将变量各种状态的组合列于表格的最上方和最左端，并划成2ｎ(ｎ为变量数)个方格就构成了卡诺图。 在填写变量状态时,仅允许相邻两项只有一个变量的状态不同。这里所指的相邻项，包括把首项和尾项看成相邻两项。据此，得到二变量、三变量的卡诺图分别如图T1132（a）、（b）所示。可见，卡诺图中每一小格都对应着一个最小项。而卡诺图中的相邻项是指，一个方格与其上、下、左、右的方格，同一行最左与最右的方格、同一列最上与最下的方格均为相邻项。 有时为了简便直接用0、1表示变量状态，用最小项符号mi代表最小项.例如四变量卡诺图可如图T1133所示。图T1134是五变量卡诺图。 3.卡诺图化简法 步骤： （1）将逻辑函数用最小项形式表示，然后画出该函数的卡诺图。若某格对应的最小项存在，则在这格内填\"1\"否则填\"0\"（也可空着不填）。 （2）在卡诺图上将相邻最小项合并。 合并原则是:将相邻两个方格合并,即把它们圈在一起时可以消去一个出现了\"0\"、\"1\"状态的变量，将相邻四个方格合并，可消除二个出现了\"0\"，\"1\"状态的变量，相邻八个方格合并，可消除三个出现了\"0\"、\"1\"状态的变量…。在合并时，必须注意以下几点： A 合并的小方格数必须是2K个（K＝1，2，3…）； B 处于卡诺图同一行（列）首尾部位的小方格是相邻的； C 画包围圈时使它包含的方格数最多； D 任一包围圈必须含有不同于其它包围圈的小方格； E 一个小方格可以被包围多次。 （3）将各包围圈合并的结果相加，得到逻辑函数的最简表达式。 例1129 用卡诺图化简逻辑表达式： Y＝（A＋B＋C）（A＋ 解：Y＝BC＋A＋C）（＋＋ ） C＋ABO＋ABC,共有三个变量，绘得相应的卡诺图如图T1128所示。按上述步骤（2）化简，得Y＝AB＋BC＋AC。 例1130 运用卡诺图化简下式： Y(A、B、C、D)＝CD＋B＋＋AC＋AD 解：将上式写成最小项之和，即 画得相应的卡诺图如图Z1136所示，化简的最后结果为： Y＝ 例1131 用卡诺图化简Y（A、B、C、D）＝ 解：画得相应的卡诺图如图Z1137所示。图中，四个角是相邻项，可以合并，序号为5的项无相邻项，单独写出，于是 Y＝

门电路-OC门和三态门

一、OC门

实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，将这些与非门上的数据（状态）用同一条导线输送出去。因此，需要一种新的与非门电路来实现线与逻辑，这种门电路就是集电极开路与非门电路，简称OC门（open

collector）。

OC门电路及逻辑符号见图Z1201，该电路的特点是输出管T5的集电极悬空，使用时需外接一个负载电阻RＰ和电源Ec。

OC门的主要用途有以下3个方面： （1）实现与或非逻辑

用ｎ个OC门实现与或非逻辑的电路如图Z1202所示.因为任何一个门输入全为1时,其输出为零，而n个门的输出端又并接在一起（线与），故输出Y=0，

即Y=A1B1+A2B2+……+AnBn，是与或非的逻辑功能。 （2）用做电平转换

在数字系统的接口部分常需要进行所示电平转换,这可用OC门来实现.如图Z1203所示电路是用OC门把输出高电平变换为10V的电路。

（3）用做驱动器

可以用OC门驱动指示灯,继电器等,其驱动指示灯的电路如图Z1204所示。

二、三态输出门 1. 三态门的特点

三态输出门又称三态电路。它与一般门电路不同，它的输出端除了出现高电平、低电平外，还可以出现第三个状态，即高阻态，亦称禁止态，但并不是3个逻辑值电路。 2. 三态逻辑与非门

三态逻辑与非门如图Z1205所示。

这个电路实际上是由两个与非门加上一个二极管D2组成。虚线右半部分是一个带有源泄放电路的与非门，称为数据传输部分，T5管的uI1、uI2称为数据输入端。而虚线左半部分是状态控制部分，它是个非门，它的输入端C称为控制端，或称许可输入端、使能端。

当C端接低电平时，T4输出一个高电平给T5 ，使虚线右半部分处于工作状态，这样，电路将按与非关系把uI1， uI2接受到的信号传送到输出端， 使u0或为高电平，或为低电平。

当C端接高电平时，T4输出低电平给 T5，使 T6、T7、T10 截止。另一方面，通过D2把T8的基极电位钳在1v左右，使T9截止。由于T9、T10均截止，从输出端u0看进去，电路处于高阻状态。 三态逻辑与非门的逻辑符号如图Z1206所示。其中（a）图表示C端为高电平时为工作状态，称为高有效三态与非门。（b）图表示C端为低电平时的工作状态，称为低有效三态与非门。在使用

时应注意区分。

三态与非门的最重要的用途就是可向一条导线上轮流传送几组不同的数据和控制信号，如图Z1207所示，这种方式在计算机中被广泛采用。但需要指出，为了保证接在同一条总线上的许多三态门能正常工作，一个必要条件是，任何时间里最多只有一个门处于工作状态，否则就有可能发生几个门同时处于工作状态，而使输出状态不正常的现象。

组合逻辑电路

任意时刻的输出信号仅决定于该时刻的输入信号,而与电路原始状态无关的数字电路称为组合逻辑电路，简称组合电路。

组合电路的分析方法一般是，根据给定的逻辑电路，逐级写出信号的逻辑表达式或真值表，进而分析电路的逻辑功能。

组合电路的设计，一般可依下列步骤进行： 1. 根据命题要求列出真值表； 2. 根据真值表列出逻辑表达式， 3. 化简逻辑表达式：

4. 根据化简的逻辑表达式，画出逻辑电路图。

常用的组合逻辑电路有编码器、译码器、加法器（包括半加器和全加器）以及多路选择器和分配器等。

编码器

编码是指按一定的规律，把输入信号转换为二进制代码，每一组二进制代码被赋予固定的含意。用来完成编码的数字电路称编码器。

8421BCD编码器是常用的一种编码器。它要求将与十进制数0、1、2……9对应的十个状态，转换成8421BCD码输出。其框图如图Z1301所示，十个输入端，分别表示被编码的数，四个输出端D、C、B、A，表示8421BCD码，DCBA的权分别为8、4、2、1。表Z1301是其编码真值表。 表 Z1301 8421BCD编码表

十进制数

0 1 2 3 4 5 D C B A 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 6 7 8 9 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 由编码表可见，当输入为\"8\"或\"9\"时，输出D为\"1\"，即D＝8＋9。同理可以写出C、B、A端的逻辑表达式。若要求用与非门来实现编码，则输出端的逻辑表达式为： D＝8＋9＝

C＝4＋5＋6＋7＝ B＝2＋3＋6＋7＝ A＝1＋3＋5＋7＋9＝

由以上表达式可得8421BCD编码器如图Z1302所示。开关K置于某输入端，某输入端如（2端）为低电平\"0\"其他输入端通过电阻R接正电源,故为高电平\"1\"，输出端对应的便为某数的8421BCD代码。由逻辑表达式可知，用或门也能完成编码功能。此时开关K接通某输入端，则该端为高电平\"1\"。其它各端经电阻R接地，均处于低电平\"0\"。

译码器

将代码表示的原意\"翻译\"出来的过程叫译码，实现译码功能的电路称为译码器。 二──十进制译码器用途较广，其作用是把二进制代码译成十进制数字。实用中，常需直接显示出十进制数字。为此：可采用发光二极管（LED）、液晶（LCD）显示器以及荧光数码管等器件。由LED构成的数码管示意图如图Z1303(a)。可见，这种数码管共有七段笔划，每一段为一发光二极管，分别用a～g的7个字母表示。七段LED显示的0～9这十个数字的

字型，如图Z1303(b)所示。七段LED又有共阴连接和共阳连接二种方式，如图Z1303(c)所示，图中的a～g为段

信号输入端，以保证能按要求使相应的LED发光。图中的D为位信号输入端， 借以确定该位的数码管是否能发光。例如，在共阴接法中，当D接高电位时，数码管不会发光；在D接低电位时，数码管才可能发光。BCD─七段LED(共阴)译码器的真值表如表Z1302所示，这里，某段输入信号为\"1\"时，该段LED发光，且伪输入当任意项处理。

由上表并经化简，可得a～g段的最简式为：

根据以上逻辑表达式，可画出BCD─七段LED（共阴）译码驱动电路如图Z1304所示。图中，与发光二极管串联的电阻是限流电阻，改变该电阻可改变LED的发光强度。

半加器

数字系统中，二进制运算可转换为加法运算，所以加法器是一种重要的逻辑部件。 半加器

二进制数码相加，如果只考虑本位的两个数相加和向高位的进位而不计及低进位时，这种运算称为半加运

算，完成此功能的部件称为半加器。

设ai、bi分别是欲相加的两个二进制数中第i位数码，si是相加后第i位得到的结果，ci是向高位的进位，根据二进制加法法则，可得半加器真值表如表Z1303所示。 表Z1303 半加器真值表 ai bi si ci 0 0 1 1 由真值表很容易得si与ci的逻辑表达式为 si＝

=ai⊕bi ci=aibi

0 1 0 1 0 1 1 0 0 0 0 1 用异或门和与门构成的半加器电路以及半加器的逻辑符号，分别如图Z1305(a)、(b)所示。

全加器

不但完成本位二进制码ai和bi相加，而且还考虑到低一位进位ci-1的逻辑部件称为全加器。它的输入为ai、bi、ci-1，输出为si、ci。由二进制加法法则

得全加器的真值表如表Z1304所示。 表Z1304 全加器真值表 ai bi ci-1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

si 0 1 1 0 0 0 0 1 ci 0 0 0 1 0 1 1 1 由真值表得si、ci的逻辑表达式分别为：

据此，得到全加器的逻辑图如图Z1306（a）所示。图（b）为全加器的逻辑符号。

如把多个全加器组合起来，即可完成多位二进制加法。图Z1307表示两个4位二进制数相加的逻辑电路图。

触发器—基本RS触发器 触发器是时序逻辑电路的基本单元。它有两个稳定状态，分别称为\"0\"态和\"1\"态。根据输入的不同，可以置于\"0\"态，也可以置于\"1\"态。所置状态，在输入信号消失后，保持不变，即它具有存贮信号的功能。 触发器种类很多，按电路的结构分，有基本RS触发器、同步RS触发器、主从触发器及维持阻塞触发器等；按逻辑功能的差异分，有RS、D、T、 和JK等触发器。 一、电路组成及符号 基本RS触发器的逻辑图和符号如图Z1401所示。它由两个与非门交叉耦合组成。、为两个输入端,Q、为两个输出端。符号中输入端小圆圈表示该触发器用负脉冲（0电平）触发。 二、工作原理 根据与非门的逻辑关系，触发器输出逻辑表达式为： 现在分几种情况分析触发器输出与输入的逻辑关系： 1. =1),当 端保持高电平（1状态）。而端加上负脉冲(低 设触发器的初始状态为0态(即Q=0，电平)时,则Q由0变1,Q又反馈到G2门的输入端使得使为0,故触发器的状态由0变为1。此后,即端的负脉冲消失，触发器仍然保持在1状态。这是因为与非门只要有一个输入端为0，与非门端加入负脉冲后，就被封锁，输出就为1。而这时，G1门的一个输入恰好为0。通常把这种在使触发器由0态变为1态的过程称为触发器置1， 端称为置1端。图Z1402（a）表示了置1时的工作波形图。 2. 当 端保持高电平，而端加一负脉冲(低电平)时,其工作过程与前述触发器置1过程相反，触发端加入负脉冲使触发器状态由1态变为0端加负器为0状态，工作波形如图Z1402（b）所示。通常把在态的过程称为使触发器置0，端称为置0端。显然，只有当触发器原状态为1态时，在脉冲，触发器状态才发生翻转，使其由1态变为0态，若原状态已为0时，在发器仍保持0状态，即不发生状态翻转。 3、 当 4、 当和和 均为1时，不难分析出触发器仍保持原来的状态不变。 全为0时，与非门被封锁，迫使Q＝端加入负脉冲，触＝1，破坏了触发器的逻辑关系，应避免这种情况出现。因为一旦输入端的负脉冲同时撤除以后，触发器的状态是不确定的。所以基本RS触发器输入 、+之间的约束条件为： =1 GS1402 上述四种逻辑关系可用表Z1401来表示。 基本RS触发器也可由两个或非门组成，其逻辑图和逻辑符号分别如图Z1401（a）、（b）所示。与与非门组成的基本RS触发器的区别在于：这里采用正脉冲置1，所以在图Z1401（b）的符号中置0和置1的输入端引线靠方框处无小圆圈，R、S也不加非号。 同步RS触发器 一、电路组成和符号 基本RS触发器的特点是输出状态直接受控制端信号的控制。只要控制端加有置0或置1信号，输出状态就随之变中住往要求触发器的状态不仅仅受要求按一定的时间节拍把、、端信号化。而实际的控制，还输出端。这控制信号端的状态反映到就要再增加一个输入控制端，只有这个控制端有时，触发器才能动作。至于触发器转换到什么状态，仍由输入端R和S的信号决定。采用这种触发方式的触发器称为同步RS触发器，如图Z1403所示。图中与非门G1、G2组成基本RS触发器，与非门G3、G4构成控制电路。作用在控制端的信号CP是一个标准脉冲信号，称为时钟脉冲，所谓同步触发器就是触发器状态的改变与时钟脉冲同步。 二、工作原理 当CP＝0，无论R和S是什么信号，G3和G4门的输出均为1，处于被封锁状态，由G1、G2门构成的基本RS触发器因输入信号全为1而保持原状态不变。 当CP＝１时，G3、G4门被打开，输入信号反映到G3、G4门的输出端并去触发基本RS触发器，使其状态作相应的变化。由于，，如果R＝0、S＝1，则Q3＝0；Q4＝1,将使触发器置于1状态；反之，若R＝1，S＝0，则Q3＝1，Q4＝0将使触发器置于0状态；如果R＝S＝0,触发器保持原来的状态不变；如果R＝S＝1，则Q3＝0,Q4=0，触发器的Q与端同为1状态，是不允许使用的不定状态。上述情况如表Z1402所示。其中Qn表示触发器在时钟脉冲作用前的状态，称原态或现态，态。 表 Z1402 同步RS触发器特性表 表示触发器在同步脉冲作用后的状态，称次态或新Sn Rn 0 0 0 0 0 1 0 1 说 明 不 变 输出与0 1 0 0 1 1 0 0 S 状态相同 输出与1 0 0 1 0 1 1 1 S 状态相同 1 1 0 1 1 1 × × 不 定 根据表Z1402可画出卡诺图如图Z1405所示，由图可得出同步RS触发器的特性方程 SnRn＝0（约束条件） GS1403 由表Z1402亦可画出Q3、Q4、Q和波形如图Z1404所示。最后尚须指出，同步RS触发器＝Sn+ 除了存在状态不确定的缺点外，还存在空翻现象的缺点。所谓空翻就是指在较宽的时钟脉冲作用时，由于R、S的状态再次发生变化而引起触发器状态重新翻转的现象。显然，空翻现象会造成逻辑上的混乱，使电路无法正常工作。 主从触发器 一、主从RS触发器 1．电路组成和符号 主从RS触发器电路和逻辑符号如图Z1406所示。其中A、B、C、D门组成的同步RS触发器，称为从触发器；E、F、G、H门组成另一个同步RS触发器，称为主触发器。时钟脉冲CP直接控制主触发器，并通过I门倒相，以 控制从触发器。 2．工作原理 （1）当CP＝１即时钟脉冲到来时，G、H门打开，接收R、S端的信号，使主触发器发生动作，由于＝0，C、D门被封锁，使从触发器亦即整个触发器保持原状态不变。 （2）当CP＝0即时钟脉冲回到低电平时，G、H门被封锁，主触发器不动作，其状态保持不变；由于＝1，C、D门打开，接收主触发器原状态信号，使从触发器发生动作，从而导致整个触发器处于某一确定状态。 显然，由与非门构成的主从RS触发器的特性方程和由与非门构成的同步RS触发器相同， 即： 由此可见，主从RS触发器状态的翻转发生在CP脉冲的下降沿，即CP由１跳变到0的时刻。在CP＝１期间触发器的状态保持不变。因此，来一个时钟脉冲，触发器状态至多改变一次，从而解决了同步RS触发器的空翻问题。 二、主从JK触发器 1．电路组成和符号 基本RS触发器，同步RS触发器及主从RS触发器都有约束条件RS＝0的限制，即不允许R＝S＝１出现，否则触发器的状态不确定。图Z1407所示的主从JK触发器却不需要约束条件。图中J、K为信号输入端，CP为时钟脉冲。在符号图中CP一端标有小圆圈，表示脉冲下降沿有效。它与主从RS触发器不同之处在于：把S改为J，R改为K；同时又把Q引回到H门的输入端，把Q引回到G门的输入端。这样就可以避免在输入端出现全是1的不确定情况，从而解决了约束的问题。 2．工作原理 工作原理和主从RS触发器基本相似。由图可见。G、H门的输入信号，除CP之外还有J和K控制信号以及反馈回来的输出信号，即G门的输入为J、从RS触发器电路比较可得： 、CP，H门的输入为K、CP。与主若将式（9.5. 5）代入式（9．5. 4）便可得出主从JK触发器的特性方程： 显然，当J＝K＝１时， 3．异步输入端正、的作用 ，可见JK触发器的Ｊ、Ｋ之间不会有约束。 为了进一步扩展JK触发器的逻辑功能，JK触发器除具有控制输入端J和K外，还具有异步置１端和异步置0端，如图Z1407（a）中虚线所示。不难分析，当＝0,端加上负脉冲并保持端为高电平时,则触发器直接置0；同理当＝１时,则触发器直接置1。异步输入端常被用,应同时保持高电平，以便触发器按JK方式来使触发器预置所需要的状态。在预置完成之后,工作。在图Z1407（ｂ）中，, 端标有小圆圈。表示低电平有效。 维持阴塞Ｄ触发器 一、电路组成和符号 维持阻塞D触发器的基本电路和逻辑符号如图Z1408所示，它由六个与非门组成，其中A、B门组成基本RS触发器，C、D、E、F门构成导引电路，D为信号输入端， CP为时钟脉冲控制端。（设C、D、E、F门的输出分别为Z1、Z2、Z3、Z4。） 二、工作原理 1．当 CP＝0时,C、D门被封锁，其输出Z1＝Z2＝1，与D端的输入信号无关，因此由A、B门所组成的基本RS触发器保持原状态。 2．当 CP＝1，即上升沿到来时，若D＝1，则D门封锁，C门打开。这是因为 Z4＝＝＝0 Z2＝ Z3＝ Z1＝＝＝0·0＝１ F＝1·1＝0 ＝1 这时Z1＝0有三路去向：一是送到A门使触发器置1；二是送到D门将D门封锁，阻止Z2变成低电平，即阻塞产生置0信号。三是送到E门，以保证E门的输出Z3＝1，从而在 CP＝1其间维持Z1＝0，即维持置1信号。因此，将C门输出端至E门输入端连线称为维持置1线，至D门的连线称为阻塞置0线。显然Z1＝0送至D门、E门的输入端，产生维持阻塞作用之后，D信号无论怎样变化，对触发器的1状态不会有影响。 若D＝0，则C门封锁，D门打开， CP只能进入D门，故有 Z2＝CP＝＝0 这时Z2＝0有两路去向：一是送到B门使触发器置0,二是送到F门的输入端去封锁F门，保证Z4＝１,从而维持及Z2＝0，即维持置0信号,且Z4=1又会使Z3继续为低电平。阻止Z1＝0, 即阻塞产生置1信号。可见D门的输出端至F门输入端的连线既起维持置0线的作用，又起阻塞置1线的作用。显然，一旦Z2＝0的信号送至F门，D信号就被拒之门外，无论D端信号如何改变都不会影响触发器的状态。 由上述讨论可知，在 CP上升沿到来时，如果D=1，则触发器置1；反之，如果D=0，则触发器就置0，故D触发器的特征方程为： ＝Dn（CP上升沿到来后有效） GS1407 由于触发器只接受 CP上升沿到来时D端的信号，而且一经翻转后，在内部形成的维持阻塞作用下，不再受D 端输入信号的影响。因此维持阻塞结构的触发器，也和主从结构的触发器一样，不存在空翻现象。D触发器的波形图如图Z1409所示。 三、异步输入端、的作用 和异步置 为了进一步扩展D触发器的逻辑功能，通常除具有控制端D外，还具有异步置1端0端 ，如图Z1408所示。其用途、使用方法和符号均与JK触发器的，相同。 T触发器及不同类型触发器的相互转换 一、T型触发器及其逻辑功能 T型触发器的逻辑符号如图Z1410所示。其中T为信号输入端， CP为时钟脉冲输入端，Q、输出端。 逻辑功能是：当T＝1时， CP脉冲下降沿到达后触发器发生翻转；当T＝0时，在CP脉冲作用后，触发器仍保持原状态不变。 根据上述逻辑关系，可列出T触发器特性表，如表Z1403所示,由特性表可以写出其特性方程为： 表Z1403 T触发器特性表 为Tn Qn Qn+1 说 明 0 0 1 1 0 1 0 1 0 1 1 0 保持功能 翻转功能 如果T＝1，则Ｔ触发器就处于计数状态，每来一个 CP脉冲，触发器状态就翻转一次，这种T触发器称为计数触发器，亦称触发器，其特性方程为： 二、不同类型触发器之间的转换 触发器的市售产品主要是JK触发器和D触发器。但是在实际应用中，经常需用具有各种逻辑功能的触发器，这就需要进行不同类型触发器之间的相互转换。转换方法有公式法和图形法。这里仅举几个例子就公式法作简单介绍。 1. D触发器转换成JK触发器 由D触发器特性方程 Dn＝=和JK触发器特性方程 GS1410 可得： 根据式GS1410可得出D→JK的电路，如图Z1411所示。 2. D触发器转换成T和T'触发器 由D触发器的特性方程 Dn＝当Tn＝1时，＝GS1412 和T触发器的特性方程 GS1411 ，可得 根据式GS1411可画出由D→T的电路，如图Z1412（a）所示。由式GS1412可画出由D→T'的电路，如图Z1412（b）所示。 3. JK触发器转换成D触发器 由JK触发器的特性方程 和D触发器的特性方程 ，可得 ＝Dn ＝Dn。 GS1413 于是有：Ｊn＝Dn， 由式GS1413可画出JK→D的电路，如图Z1413所示。 4. JK触发器转换成RS触发器 由RS触发器特性方程： 可变换为上式和JK触发器特性方程相比较可得： Jn＝Sn Kn＝Rn GS1414 由式GS1414可画出JK→RS的电路，如图Z1414所示。 数码寄存器 数码寄存器可由RS、D和JK触发器组成。图Z1501是一个由D触发器组成的四位数码寄存器的逻辑图。 若数码A4、A3、A2、A1已被送到相应触发器的D端，当寄存指令（正脉冲）来到后，数码送入触发器。四个触发器输出端Ｑ4、Ｑ3、Ｑ2、Ｑ1的电平分别等于输入端Ｄ4、Ｄ3、Ｄ2、Ｄ1的电平，这时数码A4A3A2A1就被寄存起来。只要没有新的寄存指令，触发器的状态就不会改变，换言之，数码A4A3A2A1在寄存器中一直保持到下一个寄存指令到达时为止。 显然，图Z1501所示的寄存器采用了并行输入--并行输出的方式。 移位寄存器 移位寄存器可由RS、D和JK触发器组成（必须是无空翻的时钟触发器）。图Z1502就是由四个D触发器构成的既可串行输入也可并行输入，既可串行输出也可并行输出的四位左移寄存器。图中D触发器的Rｄ端作为清零端，Sｄ端作为并行输入端，D4端作为串行输入端，Ｑ4、Ｑ3、Ｑ2、Ｑ1为存入的数据，Ｑ4又作串行输出端。 1．输入方式 （1）并行输入 并行输入前，首先由清零脉冲作用在Rｄ上，使各触发器清零即：Ｑ4Ｑ3Ｑ2Ｑ1＝0000。设并行输入信号X4X3X2X1＝1011，在并行输入命令（写命令）的作用下，图下方的四个与门X4～X1被打开，数据被送到Sｄ端，使Ｑ4Ｑ3Ｑ2Ｑ1＝1011，完成数据的并行输入。 （2）串行输入 串行输入一般无需清零，为叙述方便，令开始时Ｑ4Ｑ3Ｑ2Ｑ1＝0000。仍设输入信号为1011，其波形如图Z1503所示，高位在前，低位在后。 第一个CP上升沿到来后，数据的高位\"1\"被送到Ｑ1；第二个CP上升沿到来后，Ｑ1的\"1\"被送入Ｑ2，同时次高位\"0\"送到Q1。每来一个CP，数据依次向寄存器存入一位，同时，寄存器内的数据也左移一位。4个CP之后，数据输送完毕，Ｑ4Ｑ3Ｑ2Ｑ1＝1011，完成数据的串行输入。 2. 移位方向 图Z1502所示的寄存器可以使数据单向左移。由图可知，每当一个CP到来后，Ｑ3、Ｑ2、Ｑ1的数码分别送至Ｑ4、Ｑ3、Ｑ2，亦即低位数码依次向高位移动一位，实现左移功能。 3. 输出方式 （1）并行输出 数据存入寄存器后，在读命令的作用下，图中上方的4个门电路Y4～Y1被打开，此时，Y4Y3Y2Y1=Ｑ4Ｑ3Ｑ2Ｑ1。寄存器内数据被同时读出。 （2）串行输出 Ｑ4为串行输出端，数据存入寄存器后，Ｑ4是最高位数码。第一个CP来到后，整个数据左移一位,次高位数码送至Ｑ4,最高位数码被取出。依此类推，整个数据依次逐个在Ｑ4串行输出。上述移位寄存器仅具有左移功能，此外还有右移寄存器和既能左移又能右移的双向寄存器。 异步二进制加法计数器 计 数 器 计数器是一种常用的数字部件，是触发器的重要应用之一。顾名思义，计数器就是能够累计输入脉冲数目的数字电路。它是一种记忆系统，除用作计数外，还可用作分频、定时等。计数器按脉冲的作用方式可分为异步计数器和同步计数器；按计数过程中数字的增减可分为加法计数器、减法计数器和可逆计数器；按计数体制的不同，又可分为二进制计数器，十进制计数器和其他进制计数器。图Z1504为三位异步二进制计数器的逻辑电路。它由三个接成 触发器的JK触发器组成，因此，每当有一个CP信号，触发器的状态就要翻转一次，而且，状态的翻转是发生在触发脉冲的下降沿。计数前， 上加一置0的负脉冲，使得Ｑ3Ｑ2Ｑ1＝000。第一个计数脉冲来到后，F1由0态变为１态，F2和F3的状态不变；第二个计数脉冲来到后，F1由１态变为0态，在它的Ｑ端上产生一个负跳变的脉冲，致使F2由0态变为１态。可见，F1翻转两次，F2才翻转一次。同理，F2翻转二次，F3翻转一次。当第7个脉冲来到后，Ｑ3Ｑ2Ｑ1＝111；第8个脉冲来到后，Ｑ3Ｑ2Ｑ1＝000，且Ｑ3向更高位输出一个负跳变的进位脉冲，此后，计数又进入新的计数周期。这种计数器的时序图和状态转换，分别如图Z1505和表Z1501所示。 表Z1501 N 0 1 2 3 4 5 6 7 Ｑ1Ｑ2Ｑ3 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 十进制数 0 1 2 3 4 5 6 7 异步二进制减法计数器 当把图Z1504中的CP端改接到 端，就构成了如图Z1506所示的3位异步二进制减法计数器。 令计数器初始状态为000。第一个计数脉冲来到后，F1处于1状态，同时， 输出一个负跳变信号，使得F2也由0态变为1态，同理，F3也处于1态。第二个脉冲来到后，F1由1态变为0态， 由0态变为1，但由于是下降沿触发，所以F2仍为\"1\"态。当然F3的状态也不会变。第三个脉冲来到后，F1由0变为1，由1态变为0，致使F2由1变为0，显然，F3的状态不变。与图Z1504的工作原理类似，低位触发器状态变化两次，高位触发器状态变化一次。这种触发器的时序图和状态表，分别如图Z1507和表Z1502所示。 Z1502 三位异步二进制减法计数器状态表 N 0 1 2 3 4 5 6 7 8 Ｑ3Ｑ2Ｑ1 0 0 0 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 十进制数 0 7 6 5 4 3 2 1 0 可逆计数器 由前面的叙述可知，CP的连接位置不同，计数器的功能也就不同。因此，适当地设计电路结构，可使计数器兼有加法、减法计数功能。图Z1508为三位异步可逆计数器的逻辑图，图中，X＝1时，计数器执行加法计数，X＝0时，执行减法计数。为简便起见，图中未标明J＝K＝１的连线，也未绘出复位线。 同步计数器 实用中，常对异步计数器进行改进，使所有触发器的时钟脉冲都是输入计数脉冲从而构成同步计数器，借以提高运算速度。如仍采用由JK触发器改换成的T触发器，根据表Z1501，对于每一个CP，F1都要翻转，因而J1＝K1＝１，而F2是在Q1＝１后，再来一个计数脉冲才发生翻转，所以J2＝K2＝Q1，F3是在Q1、Q2均为1以后再来一个计数脉冲后才发生翻转的，所以J3＝K3＝Q1Q2。这样就得到图Z1509所示的三位同步二进制加法计数器。 依照上述思路，也可组成同步二进制减法计数器和可逆计数器。 十进制计数器 同二进制计数器相比，十进制计数器较为复杂。分析步骤一般是： （1）从逻辑图上得出每个触发器的输入信号表达式； （2）将上述表达式代入各触发器的状态方程，得到表示该计数器工作状态的状态方程： （3）由状态方程得到计数器的状态转换表； （4）判断计数器功能。 例如，在图Z1510所示的同步十进制加法计数器中： 将这些关系代入各JK触发器的特性方程，则得计数器的状态方程为： 设计数器初始状态为0000，第1个计数脉冲来到后， 即计数器的状态为0001。可以算得，第2个计数脉冲来到后，其状态为0010。以下类推，可以得到如表Z1503所示的状态表。但需注意,在第9个脉冲来到后，亦即计数器处于1001态时，的低电平封住了F2的置1端，Ｑ1的高电平又使K4＝1，故第十个计数脉冲来到后，F2、F3状态不变，F1、F4同时置0，计数器跳过多余的6个状态，完成一次十进制计数循环。结合计数脉冲的触发方式，可以断定该计数器是同步十进制加法计数器。 表Z1503 同步十进制加法计数器状态表 N 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Ｑ4Ｑ3Ｑ2Ｑ1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 十进制数 0 1 2 3 4 5 6 7 8 9 × × × × × × 脉冲电路-脉冲电路的基本知识

在数字电路中分别以高电平和低电平表示1状态和0状态,此时电信号的波形是非正弦波。通常，就把一切既非直流又非正弦交流的电压或电流统称为脉冲。

图Z1601表示出几种常见的脉冲波形，它们既可有规律地重复出现，也

可以偶尔出现一次。

脉冲波形多种多样，表征它们特性的参数也不尽相同，这里，仅以图Z1602所示的矩形脉冲为例，介绍脉冲波形的主要参数。

（1）脉冲幅度Vm--脉冲电压或电流的最大值。脉

冲电压幅度的单位为V、mV，脉冲电流幅度的单位为A、mA。

（2）脉冲前沿上升时间tr--脉冲前沿从0.1Vm上升到0．9Vm所需要的时间。单位为ｍs、μs、ns。

（3）脉冲后沿下降时间tｆ--脉冲后沿从0.9Vm下降到0.1Vm所需要的时间。单位为：ｍs、μs、ns。

（4）脉冲宽度tk--从脉冲前沿上升到0.5Vm处开始，到脉冲下降到0.5Vm处为止的一段时间。单位为：s、ｍs、μs或ns。

（5）脉冲周期Ｔ--周期性重复的脉冲序列中，两相邻脉冲重复出现的间隔时间。单位为：s、ｍs、μs。

（6）脉冲重复频率--脉冲周期的倒数，即f =1／T，表示单位时间内脉冲重复出现的次数，单位为Hz、kHz、MHz。

（7）占空比tk／T--脉冲宽度与脉冲周期的比值，亦称占空系数。

RC微分电路

图Z1604所示的RC微分电路是脉冲技术中常用电路之一。它与RC耦合电路（如图Z1603所示）的区别就在于前者的时间常数τ（=RC）很小。假定该电路的输入信号是图Z1604（a）所示的矩形波，那么，在t１时刻电容C因电压不能突变而使uＣ（

）=0，所以，此时刻R上的输出电压uo

等于E （见图Z1604（c））。此后uＣ按指数规律上升到E ，相应地，uo由 E 下降至零。在t２时刻，外加信号为零uＣ 仍为E，致使输出电压跳变到- E，随着电容放电，uＣ逐渐上升到零。待下一个矩形脉冲来到后，再重复以上过程。uＣ、uＯ的波形分别如图Z1604（b）（c）所示。 由此可知，微分电路的特点是能突出反映输入信号的跳变部分。根据这个特点，可把信号中跳变部分转变为尖脉冲而加以利用。 当τ（=RC）＜（

～

）tk时，就可把该电路视为微分电路。

RC积分电路

RC积分电路如图Z1605（a）所示，它也是脉冲技术中的常用电路之一。该电路的时间常数τ较大，一般取τ≧10tk。 当输入信号uｉ如图Z1605（b）所示，在t1时刻uo（

）=0，

此后，ui向C充电，uo按指数规律上升；在t２～t３期间，uｉ=0，电容C处于放电状态，uo下降；在t３～t４期间，uo又按指数规律上升，如此周而复始，就得到了近似锯齿波形的输出电压，如图Z1605（c）中uo波形。

矩形脉冲的占空比不同，输出电压的幅度也不同。显然，占空比越大，输出电压的幅度也就越接近于输入信号的幅度E。

限幅电路

限幅电路的作用是把输出信号幅度限定在一定的范围内，亦即当输入电压超过或低于某一参考值后，输出电压将被限制在某一电平（称作限幅电平），且再不随输入电压变化。

1．二极管限幅器

图Z1606所示的限幅电路中，因二极管是串在输入、输出之间，故称它为串联限幅电路。图中，若二极管具有理想的开关特性，那么，当uｉ低于E时，D不导通，uO＝E；当uｉ高于E以后，D导通，uO＝uｉ。该限幅器的限幅特性如图Z1607所示，当输入振幅大于E的正弦波时，输出电压波形见图Z1608。可见，该电路将输出信号的下限电平限定在某一固定值E上，所以称这种限幅器为下限幅器。如将图中二极管极性对调，则得到将输出信号上限电平限定在某一数值上的上限幅器。

如将二极管和负载并联，则组成并联限幅器，见图Z1609。图中，当uｉ高于E时，D导通，uOs＝E；当uｉ低于E时，D截止，uO＝uｉ。它的限幅特性如图Z1610所示。显然，这是一个上限幅器。

将上、下限幅器组合在一起，就组成了如图Z1611所示的双向限幅电路，它的限幅特性如图Z1612所示。当输入一个振幅较大的正弦信号时，输出波形见图Z1613。

2．三极管限幅器

利用三极管的截止和饱和特性也可构成限幅电路（如图Z1614所示），这类电路还兼有放大作用。为了满足一些较高的技术要求，还可以用集成运放构成限幅电路。

钳位电路

钳位电路的作用是将周期性变化的波形的顶部或底部保持在某一确定的直流电平上。图二极管钳位电路。设输入信号如图Z1616（a）所示,在Z1615为常见的零时刻，0～t１间，二极使uO＝0。在tuO(0+)＝+E，uO产生一个幅值为E的正跳变。此后在管D导通，电容C充电电流很大，uＣ很快等于E，致１时刻，ui（t１）＝0，uO又发生幅值为－E的跳变,在t１～t2期间，D截止，充电电容C只能通过R放电，通常，R取值很大，所以uＣ下降很慢，uO变化也很小。在t１时刻uＩ（t2）＝E，uO又发生一个幅值为E的跳度，在t2～t3期间，D导通，电容C又重新充电。与0～t１期间内不同，此时电容上贮有大量电荷，因而充电持续时间更短，uO更迅速地降低为零。以后重复上述过程，uO和uＣ的波形如图Z1616（b）、（c）。可见，uO的顶部基本上被限定在零电平上，于是，就称该电路为零电平正峰（或顶部）钳位电路。 将图Z1615中的二极管反接，便可把输入矩形波的底部钳位在零电平上，形成零电平负峰（或底部）钳位电路。 图Z1617为三极管钳位电路，如将其be结也看成是一个二极管，那么,就钳位原理而言，与图Z1615所示电路完全一样，只不过该电路还具有放大作用而已。 集成电路多谐振荡器 多 多发信谐振荡器 谐振荡器无需外加触号，就能周期性地自动翻转，产生幅值和宽度一定称之为无立元件、组成。 用奇数个与非门首尾相接，便组成基本环形多谐振荡器。图Z1618即为3个与非门组成的基本环形振荡器。 设uO为高电平，它反馈到G1门的输入端，经G1延迟tpd（tpd为门电路的平均传输时间）后产生一个负跳变uO1；再经G2延迟后产生一个正跳变的矩形脉冲，因而又稳态电路。它可由分集成运放以及门电路uO2；最后,经G3延迟tpd使uO为负电平。这个负电平反馈到G1门的输入端，延迟后3tpd又使uO为正。如此往复，形成振荡。电路各点波形见图Z1619。该振荡器的振荡周期 T＝2×3tpd＝6tpd。 上述电路的振荡频率难予调整，使用中，更多采用图Z1620所示的RC环形多谐振荡器。为了便于叙述，假定uO为高电平,于是uO1为低电平,uO2为高电平。由于C上电压不能突变，所以，此时M点电位uＭ 同uO1，G3输入端为低电平，uO仍维持高电平不变,此时uO2高于uO1，C开始充电，电压极性上正下负，uＭ逐渐升高。当uＭ达到门电路的开门电平后，G3门转为开通，uO变为低电平，uO1变为高电平，uO2变为低电平。uＭ不能突变，仍能维持G3门开通。此后，因uO2低于uO1，电容C开始放电，uM下降，当它一旦低于门电路的关门电平后，G1门关闭，uO成为高电平。这样重复下去，就形成振荡。电路中R、C的数值决定了振荡频率， 是为避免充、放电时流入G1电流过大而加的限流电阻。电路输出波形见图Z1621。 集基耦合多谐振荡器 集基耦合多谐振荡器如图Z1622所示，它是一种典型的分立元件脉冲产生电路。通常，电路两边是对称的。接通电源后，两管均应导通。为便于分析，假定因某种因素影响，iC1有上升趋势，那么就会发生如下的正反馈循环过程： iC1↑→uRC1↑→uA1↓→ub2↓→ib2↓→iC2↓→uRC2↓→uA2↑┐ ↑---------------------------------------------------------ib1↑←ub1↑←┘ 致使T1迅速饱和， uA1为低电平；T2迅速截止，uA2为高电平。此后，一方面C2将通过RC2、T1的be结构成的回路充电（电压极性左负右正）；另一方面，C1将通过T1、R1构成的回路，将本身贮存的电荷（左正右负）逐渐释放。这样ub2逐渐上升，当ub2高于晶体三极管导通电压后，将发生如下的正反馈循环： ub2↑→ib2↑→iC2↑→uRC2↑→uA2↓→ub1↓→ib1↓→ic1↓┐ ↑------------------------------------------------- uA1↑← uRC1↓←┘ 致使T2迅速导通uA2为低电平；T2迅速截止，uA1为高电平。此后，一方面C1将通过RC1、T2的be结构成的回路充电（电压极性左正右负），另一方面，C2将通过T2、R2构成的回路放电，ub1相应提高。当ub1高于三极管导通电压后，又发生使T1导通，T2截止的正反馈过程，于是形成振荡。从T1、T2集电极输出的输出电压是矩形脉冲。可以证明，集基耦合多谐振荡电路的振荡周期T＝0.7R1C1＋0.7R2C2＝1.4RC，输出幅度接近电源电压。 门电路单稳态触发器 单稳态 单稳态定状态，态；在外翻转到暂稳定状触发器 触发器的工作特点是：只有一个稳即无信号触发时，电路处于稳定状来触发脉冲作用下，可从稳定状态稳态，经过一段时间后又自行回到态。 图Z1623表示与非门组成的微分型单稳态触发电路。Rd、R的取值足以保证触发器处于G1导通、G2截止的稳定状态，此时，电容C两端没有电压。当负极性触发脉冲ui加至由Cd、Rd构成的微分电路后，就产生出负的尖脉冲，致使G1门截止，uo1为高电平，因C上电压不能突变，所以此时uR也为高电平，G2门饱和，触发器转入到暂稳状态。即使触发脉冲过去，电路也还保持这一状态暂时不变。此后，Vo1通过C、R回路对C充电，uR的电平随之降低。一旦uR低于门电路的关门电平，G2门截止，uo2为高电平，于是，G1导通，uo1为低电平。暂稳状态结束，电容C开始放电，经短暂时间，放电完毕，电路完全恢复到原来的稳定状态。待下一个触发脉冲来到，再次重复以上过程。该电路各点电压波形，如图Z1624 所示。可见，微分电路 R、C决定暂稳态的持续时间，这也就是图Z1623电路名称的由来。 图Z1625是以RC积分电路为定时电路的积分型单稳态电路。 当输入信号ui为低电平时，G1门、G2门均截止，uo1、uo2为高电平，若电容C充电完毕，其极性上正下负，电路处于稳定状态。 当触发信号ui发生正跳变后，G1门、G2门同时导通，uo1、uo2变为低电平，触发器转入暂稳状态。此后电容C放电，V2电平逐渐降低，若在t2时刻，u2低于门电路的关门电平，G2门截止，uo2变为高电平；若t3时刻外加触发脉冲由正变负，G1门截止，uo1为高电平。由uo1经Ｒ向C充电的过程结束后，触发器恢复到原来的稳定状态，其各点电压波形如图Z1626所示。 积分型单稳电路的用途之一，是在输出端上能得到占空比可调的矩形脉冲。 集-基耦合单稳态电路 图Z1627为分立元件的集-基耦合单稳态电路，它由两个反相器组成，其中，第一个反相器到第二个反相器采用直接耦合，第二个反相器到第一个反相器则是阻容耦合。 电路结构保证了在无触发脉冲时，触发器T１处于饱和导通，T2截止的稳定状态。触发脉冲来到后，其下降沿经微分电路形成的负尖脉冲通过通过二极管D加到T１基极上，使ub1下降，引起下列正反馈循环： ub１↓→ib1↓→ic1↓→uRc1↓→uc1↑→ub2↑→ib2↑→ic2↑→ ┓ ↑ uc2↓←uRc2↑←┛ 致使T１迅速截止，T２迅速导通，触发器进入暂稳态。以后，电容C通过T2、EＣ、Rｂ１放电，Vb1随之上升。当Vb1高于晶体三极管门限电压后，又发生下列正反馈循环： ub１↑→ib1↑→ic1↑→uRc1↑→uc1↓→ub2↓→ib2↓→ic2↓→ ┓ ↑ uc2↓←uRc2↓←┛ T１很快导通，T2截止。并且电源EＣ通过RＣ２、T１向C充电,这个过程结束后，触发器完全恢复到原来的稳定状态，下一个触发脉冲来到后，再重复上述过程。 双稳态触发器 图Z1628为分立元件构成的集--基耦合双稳态电路。它由两个倒相放大器首尾相接而成。 为了分析简便，假定电路原来处于T１饱和，T2截止的状态，当在ui1端加一负触发脉冲后，ub１下降，并引起下列正反馈循环过程： ub１↓→ib1↓→ic1↓→uc1↑→ub2↑→ib2↑→ic2↑→uc2↓→┐ ↑----------------------┘ 使T１迅速截止，T２迅速饱和，触发器进入新的稳定状态。如不加触发信号，它将保持这个状态不变。此时，若在ui2端加有负脉冲触发信号,那么，就会引起ub2下降，发生同于上述的正反馈过程，使得T１饱和，T2截止，触发器还原到初始的稳定状态。轮流改变ui1、ui2端的触发脉冲，触发器的工作状态也就交替变化。它的输出电压uc1，和uc2与触发脉冲间的关系如图Z1629所示。 双稳态触发电路实际上也是RS触发器，其ui1端相当于R端，ui2端相当于S端。因此，用门电路组成的双稳触发电路就不再详细叙述了。 间歇振荡器的工作原理 间歇振荡器 间歇振荡器是利用脉冲变压器和单级放大器组成强正反馈的振荡器。其特点是，输出矩形脉冲宽度窄，占空比大，效率高。间歇振荡器可分为它激式和自激式两种。通常用作脉冲的产生和整形，本节只讨论自激式间歇振荡器。 共射极自激间歇振荡电路如图Z1630所示。Tγ为脉冲变压器，用于传输脉冲信号，其工艺结构比普通变压器要求高。Rb、C为定时元件，决定振荡频率，D为阻尼二极管。输出脉冲的形成可以分为以下四个阶段。 1．前沿阶段 当接通电源后，T管导通,产生ib、ic电流。ic流经L1时，产生上端为正的感应电压，同时，经变压器耦合，在L2产生基极端为正的感应电压，使基极电位生高，ib进一步增大且经T管放大，从而使ic进一步增大，形成强烈正反馈,结果使T管迅速饱和,输出电压Uo＝UCES，接近为零,形成输出脉冲的前沿。 2．平顶阶段 T管饱和后，正反馈过程结束，流经L1中的电流近似线性增大，与此同时，L2中的感应电压极性、大小不变，并经发射结给电容C充电，充电常数为（因为Rb\"rｂｅ），随着充电的进行，电容两端电压增大，基极电位逐渐降低，ib减小，从而使ic减小，直到时，T管脱离饱和区,进入放大区,平顶阶段结束。显然,输出脉冲宽度tk由充电时间常数rbeC决定。 3．后沿阶段 T管进入放大区后，ib继续减小，ic亦相应减小，从而在L１感应出上端为负的感应电压，经变压器耦合，在L2上感应出基极端为负的电压，使基极电位进一步降低，ib进一步减小，促使Iｃ更小，形成强烈正反馈，其结果使T管迅速截止，形成脉冲的后沿。由于T管由导通到截止的时间极短，因而电流ic的变化率极大，故在L1上感应出很高的反冲电压，使T管集电极电位大大升高。同时，在基极上产生很高的负压。图中二极管D用来抑制反冲电压以防止晶体管击穿。 4．间歇阶段 T管截止后，电容C两端充电电压为上负下正,使基极反偏,维持T管截止。同时，电容C通过Rb、Ec放电，由于放电时间常数Rbc很大，故放电电流变化缓慢，L２上感应电压极小，可忽略不计。因此，基极电位由负按指数规律上升并趋向+Ec,当基极上升到起始导通电压时，三极管再次导通。此后周而复始，从而产生自激振荡。显然，间歇时间与放电时间常数Rbc有关。计算间歇时间tb的近似公式为为:。式中ｎ为变压器的变比。因为tb 》tk，间歇振荡器周期。 上式表明，调节Rb和C值，可改变振荡周期T。输出电压、电流波形如图T1631所示。这种电路结构简单，调节方便。它主要应用在电视机的场振荡电路中。 变形间歇振荡器工作原理 变形间歇振荡器，是一般间歇振荡电路的改进电路。其特点在于用一个自耦变压器代替一般的传输变压器产生正反馈而形成振荡。电路原理图如图Z1632所示，其振荡过程如下： 1．前沿阶段 当接通电源后，发射结正偏产生ib和ie。ie流经L１，在L１两端产生上正下负的感应电势e1，同时在L2两端也产生上正下负的感应电势e２。由于C１两端电压不能突变，因而，e２ 负端直接加在T管基极，使iｂ 增大，ie 进一步增大，从而再次增大了L2 两端感应电势e２，形成强烈的正反馈，使T管迅速饱和，集电极电流ic，流经RＣ,形成脉冲的前沿。 2．平顶阶段 T管饱和后，L2两端电势ｅ２就分别对C１、C2充电，一路是通过Re对C2充电，一路是通过Re和T管发射结电阻rbe对C１充电。在充电过程中，C１两端电压逐渐增大，充电电流减少。当时，T管退出饱和区，进入放大区，平顶阶段结束。平顶阶段的持续时间决定于C１的容量和对C１充电的速度。 3．后沿阶段 当T管退出饱和区进入放大区后iｂ 进一步减小，因而在L2两端的感应电压极性为上负下正，从而使iｂ进一步减小。这种强烈地正反馈过程使T管迅速截止，Rc两端输出电压为零，这就形成了输出电压的下降沿（后沿）。 4．问歇阶段 T管截止后，电源EC通过L1、L２、Rｂ 对电容C1 反向充电，使基极电位降低。另一方面，L２两端电压（上负下正）对C2反向充电，L２、C2组成振荡回路，C2两端电压按正弦规律变化。当T管基极电压达到起始导通电压时，T管导通，间歇阶段结束。此后又重复上述各过程，产生间歇振荡。 这种电路结构简单，振荡频率稳定，广泛运用于电视机的行振荡电路中。