问题解决：
在Mentor中没有随时自动分配器件的位号功能，这就需要你手动给器
件加位号，或者一个都不加，等Package，把信息传到PCB中时，会自动给那些没有位号的器件分配位号。
另，可更改project settings里面的project option文件vbdcsys.asc，将
no由原来的no改为yes。 yes
里面的REF_DES_INCR
REF_DES_INCR
2原理图中的板框无法删除
问题解决：
在design capture中选择过滤器（view－select filter），选择Unselectable
symbols这个选项，在点击板框就可删除。
3原理图中放置器件和画网络线时，很难连接
问题解决：
在放置器件和画网络线时请选择大格点。在工作区点击mouse右键，选择Properties
――Grid，在grid spacing中设置格点。
4希望放置的器件及其它文字整齐
5进行verify时会出现很多的warning
问题解决：
进入verify菜单，先选择select by group中的schematic和layout（后面问题解决：
把要对齐的器件都选中，然后点击edit－align，科技选择要对齐的方式。
的3项verilog、analog、vhdl不要选），然后在select individual中去掉Text strings，下面的scope选择design就可以点击ok了。
这里面还有一个不影响PCB设计的就是overlapping symbol graphics，检
查时也可去掉，它只影响你设计的原理图可读性。 6 package过不去
问题解决：
这个问题比较复杂，要视情况而定。一般来说可能你的器件库过时，或
者你把某个器件的相关信息不小心删除了，尤其容易将管脚的pin number删掉。
7作原理图设计时，有时会出现一个小红叉，删不掉
问题解决：
出现这个表示你的网络线没有连上，可在过滤器中只选择nets，再选择
那个小红叉就可删掉了。
8信号定义为全局变量
问题解决：
对于单板来说，电源和地网络最好定义成全局变量，减少不必要的麻烦，
且定义的网络名要简单易懂。 9．注释文字的摆放
问题解决：
在放置字体时，字体类型要选择Loose Text。如写中文要选择中文字体，
但中文字体的打印还是有问题，目前解决不了。
10快速PCB加工设备加工Mentor软件设计文件
11总线的画法
问题解决：
在设计含有总线的原理图时，最好先画总线，画长一点，然后给它启网问题解决：
目前可以加工Mentor软件的设计文件。
络名，再从上面往下画网络线，最后把总线的多于部分删掉。
12 Expedition的反标
问题解决：
Mentor软件允许sch和pcb之间的信息相互传递，一般来说从pcb到sch
的信息传递有三种情况。
1. 为了PCB布局，调整器件的管脚。（用于没有极性的阻容器件）。
2. 为了PCB布局，调整门电路的单元。（用于含有多个相同单元的IC
器件）。
3. 在PCB中可以更改器件的位号。
如果你不希望这样的反标可以在design capture中控制，在project－PCB Integration
里面，将Back annotation下面的选型去掉就可以了。
13软件中有些对话框有缺字的现象
问题解决：
这是由于在单字节操作系统下开发的软件，应用在双字节操作系统下造
成的。如果你安装美国版windows就不会出现这个现象。
14门电路器件的电源和地的处理（隐藏电源和地的器件）
问题解决：
器件一般都是只有一个电源和一个地的情况下才会作成隐藏，且电源叫
VCC，地叫GND。如果你用的器件电源和地的网络不是叫上面的名字可以在器件的属性中加上一个叫supply rename在后面的值里写入VCC=你用的电源GND
＝你用的地 。
15器件其它属性的显示
问题解决：
器件库中默认显示的属性只有Ref designator、value、net name和pin
number，如果要让器件的其它属性显示，只能在原理图中个别让它显示出来。可以配合过滤器让某一类属性同时显示出来。
16 complie出错
问题解决：
一般来说，文件中的库作错了，或文件中的器件和库中的器件不匹配。
因篇幅问题不能全部显示，请点此查看更多更全内容