基于S3C2410A的嵌入式系统硬件设计

基于S3C2410A的嵌入式系统硬件设计王颖，毕光国，张在琛

东南大学移动通信国家重点实验室，江苏南京(210096）E-mail：xiaoyilism@seu.edu.cn摘要：本文采用ARM9S3C2410A处理器设计了嵌入式系统硬件开发平台，着重分析了存储器和以太网端口电路的设计方法，并总结了PCB设计的要点。关键词：ARM，嵌入式系统，S3C2410A，硬件设计中图分类号：TN431.引言

ARM嵌入式微处理器是一种高性能、低功耗的RISC芯片。目前，32位的ARM微处理器在通信、交通等各个领域取得了广泛的应用，并已成为嵌入式微处理器的主流。ARM微处理器目前主要有ARM7、ARM9、ARM9E、ARM10E、SecurCore等系列，它们除了具有ARM体系结构的共同特点外，每个系列的ARM处理器都有着各自的特点和应用领域[1]。本文介绍的嵌入式系统采用的ARM处理器是以ARM9中的ARM920T为内核的S3C2410A处理芯片。2.ARMS3C2410A微处理器概述

S3C2410A是Samsung公司设计的一款高性价比16/32位ARM9系列微处理器，内含一个由ARM公司设计的16/32位ARM920TRISC处理器核，采用五级流水线和哈佛体系结构，工作频率最高可达266MHz[2]。为了减少应用系统的设计成本，S3C2410A内部集成了众多常用资源：外部存储控制器（SDRAMControlandChipSelectlogic）LCD控制器（带有DMA功能）4通道DMA，带有外部DMA请求引脚3通道UART，2通道SPI2个USBHost口，一个USBDevice口（支持USBV1.1）有117位通用I/O口，24个外部中断源8通道10位ADC和触摸屏接口3.嵌入式系统硬件设计

3.1硬件系统结构

为降低开发难度，方便二次开发，系统采用核心板+底板的设计方案。3.1.1核心板组成：微处理器：即S3C2410A，为系统的控制中心；FLASH电路：用于存放嵌入式操作系统及用户应用程序，其特点是系统掉电后数据不易丢失；SDRAM电路：系统代码的运行场所，其特点是系统掉电后数据即丢失；晶振电路：12MHz的无源晶振通过倍频为ARM芯片提供高达266MHz的时钟频率；JTAG接口电路：通过此接口对系统进行调试和编程；复位电路：为系统提供复位信号。-1-http://www.paper.edu.cn

3.1.2底板组成：电源电路：将输入的9V电源通过DC-DC分别转换成5V、3.3V、1.8V的电压。3.3V和1.8V提供给核心板上的微处理器及存储电路等；5V和3.3V则提供给底板上的以太网、LCD等接口电路；以太网接口：一个10/100Mbps的RJ45接口，为系统提供以太网接入；串口接口：S3C2410A内部提供了串口的控制信号，此部分电路实现电平的转换；USB接口：S3C2410A内部包含了两个USBHost控制器和一个USBDevice控制器，只需要进行简单的电路连接就可以使用USB模块；LCD接口：S3C2410内部包括了一个LCD的控制器，可以支持STN、TFT等型号的LCD以及带触摸屏功能的LCD。将LCD的信号引到一个可插拔的底座上，方便LCD插入使用；测试接口：调试系统时有必要对一些关键的信号进行测试，同时，为了发挥逻辑分析仪并行测试的优势，将要测试的信号引到一个40脚的底座上，与逻辑分析仪的测试头相匹配，方便进行逻辑分析。核心板和底板之间通过144脚的连接器相连。系统结构如图1所示。电源电路以太网接口FLASHSDRAM串口接口连接器S3C2410JTAGUSB接口LCD接口复位电路晶振电路测试接口底板核心板图1系统硬件结构框图通过采用核心板+底板的设计，易于进行二次开发，即在核心板不变动的情况下，更改底板的组成，以适用不同的功能。同时，由于核心板采用多层PCB板设计，而底板采用双层板即可，从而降低了系统的成本。

3.2系统主要硬件单元电路设计

3.2.1FLASH电路的设计

FLASH具有掉电后数据不易丢失的特性，可用来存放嵌入式操作系统及用户应用程序。S3C2410A可支持的FLASH种类有NorFLASH和NandFLASH两种。NorFLASH具有接口简单、传输效率高的特点，但其容量通常较小，写入和擦除速度较低；而NandFLASH相对来说具有更大的单元密度，因此能提供更高的容量，并且其写入和擦除速度很快，但其接口复杂。由于系统要求的FLASH容量不很大，写入和擦除速度也不高，同时考虑到NorFLASH接口简单的优势，系统采用NorFLASH。

S3C2410的存储体系可分为8个BANK，其中BANK1~BANK7可编程设置其数据存储宽度为8/16/32位。BANK0则由管脚OM[1:0]设置其数据存储宽度为16/32位。由于BANK0

-2-http://www.paper.edu.cn

在启动时作启动ROM，因此将FLASH映射到BANK0，于是FLASH可采用16位或32位数据宽度。32位的存储系统有较高的性能，而16位的存储系统则在成本和及功耗方面占有优势。本系统采用1片16位的FLASH芯片构建16位的FLASH存储系统。选用的芯片是TE28F640，容量为8MB。此时应将OM[1:0]设置成“01”，使BANK0工作在16位模式。FLASH芯片连接到BANK0上，则TE28F640的片选信号之一CE0#连接到S3C2410A的nGCS0（nGCS0即BANK0的选中信号），另外两个片选信号CE1#、CE2#接地。FLASH芯片的读使能OE#、写使能WE#则分别接到S3C2410A的nOE、nWE上。TE28F640的复位引脚RP#接系统复位信号nRESET。FLASH芯片的BYTE#是8位或16位选择模式引脚，系统使用16位数据模式，因而此引脚接高电平。TE28F640的VPEN是存储块的擦除、编程和加解锁操作使能位，将其上拉。TE28F640的地址总线中，由于工作在16位模式，A0不使用，接地即可；因为芯片容量为64M比特，故使用A1~A22与S3C2410A的ADDR1~ADDR22相连接，S3C2410A的A0不与FLASH芯片相连，是因为工作在16位数据宽度。FLASH芯片的地址线D0~D15与S3C2410A的地址线DATA0~DATA15对应相连即可。图2为FLASH与S3C2410A的连接[3]。3.3V

BYTE#OE#WE#D[15:0]A[22:1]CE0#CE1#FLASHCE2#S3C2410AnOEnWEDATA[15:0]ADDR[22:1]nGCS0GND

图2FLASH与S3C2410A的基本连接

3.2.2SDRAM电路的设计SDRAM芯片用作为程序的运行空间。这种芯片的地址信号是时分复用的，即分为行地址信号和列地址信号，根据行/列地址选择管脚来控制输入地址为行地址或列地址。同时，SDRAM内部还分成不同的BANK，用BANK地址信号进行选择。S3C2410A的存储体系中的BANK6和BANK7可用于扩展连接SDRAM。这两个BANK可通过编程配置其数据存储宽度为8/16/32位。系统使用BANK6来扩展16位的SDRAM存储系统。采用的芯片是HY57V561620，数量为一片，容量为32MB。SDRAM映射到BANK6上，则HY57V561620的片选信号nCS连接到S3C2410A的BANK6的选中信号nGCS6上，SDRAM芯片的时钟信号CLK、时钟使能信号CKE分别与S3C2410A的CLK和CKE相连，同时SDRAM芯片的行地址选择管脚nRAS、列地址选择管脚nCAS、写使能管脚nWE对应地连接到S3C2410的nSRAS、nSCAS、nWE上。UDQM和LDQM是SDRAM的高、低数据屏蔽信号，与S3C2410A的DQM0和DQM1对应连接。HY57V561620的地址线A0~A12分别与S3C2410A的ADDR1~ADDR13相连，ADDR0不用是因为采用16位数据宽度。同时，使用S3C2410A的ADDR23、ADDR24与SDRAM芯片的BANK地址管脚BA0、BA1对应相连。HY57V561620的数据总线D0~D15与S3C2410A-3-http://www.paper.edu.cn

的地址线DATA0~DATA15相连[4]。图3为SDRAM与S3C2410的连接。nWEnWEnRASnCASnRASUDQMnSRASnSCASnSRASDQM1DQM0ADDR23ADDR24ADDR[13:1]DATA[15:0]nGCS6CLKLDQMBA0BA1A[12:0]D[15:0]nCSSDRAMCLKCKECKES3C2410A图3SDRAM与S3C2410的连接3.2.3以太网电路的设计以太网接入是本系统的一个重要的功能模块，为系统进行下载文件、远程调试等操作提供了条件。以太网接口实现了MAC（MediaAccessControl）层和PHY（PHYsicallayer）层的功能。通常的以太网芯片则集成了MAC和PHY的模块。S3C2410A内部没有提供以太网控制器，需要使用专门的以太网控制电路来实现。本系统的以太网控制电路由以太网芯片、网络隔离变压器和RJ45接口组成。选用的以太网芯片为DM9000AEP。这是一款提供了通用处理器接口的以太网控制芯片。DM9000AEP内部集成了MAC和PHY，它能提供10/100Mbps的PHY接口。它为处理器提供了8位和16位数据宽度的内部存储访问接口，并且内部包含了4K的DwordSRAM[5]。网络隔离变压器的作用主要有两个。一是传输数据，它把PHY送出来的差分信号用差模耦合的线圈耦合滤波以增强信号，并且通过线圈耦合到不同电平的另外一端连接到网线；二是隔离网线连接的不同网络设备间的不同电平，以防止不同电压通过网线传输损坏设备。本系统选用的隔离变压器芯片为HR601680。DM9000AEP提供了通用处理器的接口。电路连接时，它的处理器读命令引脚IOR#、处理器写命令引脚IOW#分别与S3C2410A的nOE、nWE相连。DM9000AEP的片选信号CS#连到S3C2410A的nGCS1，即将DM9000AEP映射到BANK1中去。DM9000AEP的中断请求引脚INT接到S3C2410A的EINT0。DM9000AEP的EECS是数据总线宽度选择管脚，其被拉高时，数据宽度为8位，否则为16位。本系统采用16位总线宽度，故EECS悬空。数据线SD0~SD15接到S3C2410A的DATA0~DATA15。DM9000AEP与处理器的接口中有两种访问端口类型：索引端口和数据端口。索引端口上的内容为数据端口寄存器的地址。在访问寄存器之前，寄存器的地址保存到索引端口上。总线连接到的端口类型由引脚CMD确定，CMD为0时，指示索引端口；为1时，指示数据端口。将CMD引脚接ADDR2，访问不同的地址就可以实现CMD的高低电平的变化。DM9000AEP的X1、X2引脚之间接25MHz晶振，以提供外部时钟输入。LED1、LED2管脚上各接一个发光二极管，以指示以太网电路的工作状况。PWRST#引脚接系统复位信号。DM9000AEP的RX+、RX-是接收信号的差分信号引脚，TX+、TX-是发送信号的差分信号引脚。它们与隔离变压器的对应引脚相连，通过隔离变压器变换后再与RJ45端口的对应引脚相接，即完成了以太网的物理层通路。图4为以太网电路的连接。-4-http://www.paper.edu.cn

nOEnWEEINT0ADDR2DATA[15:0]nGCS1S3C2410AIOR#IWR#INTCMDD[15:0]CS#DM9000AEPTX+TX-RX+RX-网络隔离变压器HR601680TX+TX-RX+RX-RJ45图4以太网接口的连接4.PCB板设计要点

本系统采用核心板+底板的设计方案，因此分别制作核心板和底板的PCB板。位于核心板上的S3C2410A为BGA封装，引脚的间距为0.8mm，引出的信号线非常密集，故采用多层板设计，PCB设计较为复杂。而底板PCB设计为双层板，相对简单。下面主要介绍核心板的制作要点。

（1）核心板设计成4层板，从上到下依次为信号层、地层、电源层、信号层。其中地层采用CAM平面层，电源层采用分割/混合平面层。

（2）S3C2410A为272脚的BGA封装，引脚间距为0.8mm，在布线前要先对其进行扇出操作。扇出时采用的过孔为16/8mil，BGA中走线宽度设置为5mil，安全间距设置为4mil。

（3）布线遵循的原则有：总线走线时从BGA封装出发，先到SDRAM，再到FLASH，最后到核心板与底板间的连接件以供给其他模块，到达的设备工作速率依次降低；晶振底下不走线，保证时钟信号的质量；走线以走上下两层信号线为主，地平面不走线，保证地平面的完整，实在布不通走电源层；第一层走线方向以水平方向为主，第四层以垂直方向为主，以减少过孔数量，确保布通。

5.结束语

本系统使用S3C2410A进行嵌入式系统硬件平台的搭建，为系统的进一步开发做好了准备。本系统采用的核心板+底板的设计方案，方便二次开发。要实现不同的功能，只需要更改底板的设计即可，降低了开发难度和开发成本。

参考文献

[1]杜春雷.ARM体系结构与编程.北京:清华大学出版社,2003.[2]S3C2410AUSER'MANUALRevision1.0.SAMSUNGELECTRONICS,2004.[3]IntelEmbeddedFlashMemory(J3V.D)Datasheet.Intel,2006.[4]HY57V561620C(L)TDatasheet.HynixSemicomductor,2001.[5]DM9000A-DS-P03Datasheet.DAVICOMSemiconductor,2005.HardwareDesignforEmbeddedSystemBasedon

S3C2410A

WangYing,BiGuangguo,ZhangZaichen

NationalMobileCommunicationResearchLaboratory,SoutheastUniversity,Nanjing,Jiangsu,

P.R.China

Abstract

-5-http://www.paper.edu.cn

InthispaperwedescribethedesignofembeddedhardwareplatformbasedonARM9S3C2410A.WefocusonanalysingthedesignofcircuitsofmemoryandEthernetport.WealsolistsomekeypointsofPCBdesign.

Keywords:ARM,EmbeddedSystem,S3C2410A,HardwareDesign-6-