`timescale 1ns/1ns
module tb_test();
reg clk,reset;
wire clkdiv;
div u0(.clk(clk),.reset(reset),.clkdiv(clkdiv));
initial
begin
reset=0;
#20 reset=1;
#100 reset=0;
end
initial
begin
clk=0;
end
always
begin
#10 clk=~clk;
end
endmodule
因篇幅问题不能全部显示，请点此查看更多更全内容