高精度特性阻抗板的工艺控制研究

ＨＤＩ／ＩＣ基板ＨＤＩ／ＴＣ　Ｓｕｂｓｔｒａｔｅ　印制电路信息２０１０　Ｎｏ；１１　高精度特性阻抗板的工艺控制研究　袁欢欣　（广东生益科技有限公司，广东东莞５２３０３９）　摘要　随３Ｇ通讯的持续推动，电路讯号传输迅速向高频（射频）类、高速（逻辑）类发展，传输　。　信号稳定性要求骤增，而特性阻抗是解决信号完整性问题的核心所在。高精度特性阻　抗控制的电路板体现了产品从设计到生产、测量的总体质量。本文详尽介绍了高速传　输条件下为减小串扰（杂讯）的共面阻抗模块设计、新型微带线设计与理论计算分析以　及与阻抗精度控制密切相关的计算软件选择、测试图形设计等工程资料处理实际问题；　试验探索了特性阻抗各影响因素在不同设计中的关键影响程度及其对应的生产过程控　制要点；论述了减少阻抗测试误差的相关测试技术与对策；希望能对ＰＣＢ制造业同行有　坼帮助　关键词　特性阻抗；阻抗控制；工程设计；制程控制；测试技术；高速　中图分类号：ＴＮ４１　文献标识码：Ａ　文章编号：１００９—００９６（２０１０）１１－００３４－０６　Ｐｒｏｃｅｓｓｉｎｇ　ｔｅｃｈｎｏｌｏｇｙ　ｒｅｓｅａｒｃｈ　ｏｆ　ｔｈｅ　ｐｒｅｃｉｓｅ　ｃｈａｒａｃｔｅｒｉｓｔｉｃ　ｉｍｐｅｄａｎｃｅ　ｏｆ　ＰＣＢ　ＹＵＡＮＨｕａｎ．ｘｉｎ　Ａｂｓｔｒａｃｔ　Ｄｅｍａｎｄ　ｆｏｒ　ｈｉｇｈｅｒ　ｆｒｅｑｕｅｎｃｙ　ｏｒ　ｈｉｇｈｅｒ　ｓｐｅｅｄ　ｄｉｇｉｔａｌ　ｓｉｇｎａｌ　ｐｒｏｃｅｓｓｉｎｇ　ｉｓ　ｎｏｔａｂｌｅ　ｔｏｄａｙ　ｉｎ　ｔｈｅ　３Ｇ（ｔｈｉｒｄ　ｇｅｎｅｒａｔｉｏｎ）ｃｏｍｍｕｎｉｃａｔｉｏｎ，ｗｈｉｃｈ　ｒｅｑｕｉｒｅｓ　ｔｈｅ　ＰＣＢ　ｃａｐａｂｌｅ　ｏｆｍａｉｎｔａｉｎｉｎｇ　ｔｈｅ　ｓｉｇｎａｌ　ｓｔａｂｌｅ　ａｔ　ｈｉｇｈ　ｓｐｅｅｄ　ｓｉｇｎａｌ　ｔｒａｎｓｍｉｓｓｉｏｎ　ｃｏｎｄｉｔｉｏｎ．Ｔｏ　ｍｅｅｔ　ｔｈｉｓ　ｄｅｍａｎｄ，ｔｈｅ　ｋｅｙ　ｉｓ　ｃｏｎｔｒｏｌ　ｐｒｅｃｉｓｉｏｎ　ｆｏｒ　ｔｈｅ　ｃｈａｒａｃｔｅｒｉｓｔｉｃ　ｉｍｐｅｄａｎｃｅ　ｏｆ　ＰＣＢ．Ｔｈｉｓ　ａｒｔｉｃｌｅ　ｉｓ　ｉｎｔｅｎｄｅｄ　ｔｏ　ｉｎｔｒｏｄｕｃｅ　ｔｈｅ　ｃｏｐｌａｎａｒ　ｓｔｒｕｃｔｕｒｅ　ａｎｄ　ｍｏｄｉｆｉｅｄ　ｍｉｃｒｏｓｔｒｉｐ　ｓｔｒｕｃｔｕｒｅ　ｆｏｒ　ｒｅｄｕｃｉｎｇ　ｃｒｏｓｓ—ｔａｌｋ（ｎｏｉｓｅ）ａｎｄ　ｔｈｅｉｒ　ｔｈｅｏｒｅｔｉｃａｌ　ａｎａｌｙｓｉｓ　ａｎｄ　ｃａｌｃｕｌａｔｉｏｎ，ｒｅｌｅｖａｎｔ　ｓｅｌｅｃｔｉｏｎ　ｏｆ　ｓｏｆｔｗａｒｅ　ａｎｄ　ｌａｙｏｕｔ　ｏｆ　ｃｏｕｐｏｎ；　ａｎａｌｙｚｅ　ｖａｒｉｏｕｓ　ｅｆｆｅｃｔ　ｆａｃｔｏｒ　ａｎｄ　ｃｏｕｎｔｅｒｍｅａｓｕｒｅ　ｉｎ　ｔｈｅ　ｐｒｏｄｕｃｔｉｏｎ　ｐｒｏｃｅｓｓ　ｏｆＰＣＢ；ｄｉｓｃｕｓｓ　ｓｏｍｅ　ｔｅｓｔｉｎｇ　ｔｅｃｈｎｏｌｏｇｙ　ａｎｄ　ｃｏｕｎｔｅｒｍｅａｓｕｒｅｓ　ｔｏ　ｒｅｄｕｃｅ　ｔｈｅ　ｔｅｓｔ　ｅｒｒｏｒ，ａｎｄ　ｈｏｐｅ　ｉｔ　ｗｉｌｌ　ｂｅ　ｈｅｌｐｆｕｌ　ｔｏ　ＰＣＢ　ｍａｎｕｆａｃｔｕｒｅｒｓ．　Ｋｅｙ　ｗｏｒｄｓ　Ｃｈａｒａｃｔｅｒｉｓｔｉｃ　ｉｍｐｅｄａｎｃｅ；Ｉｍｐｅｄａｎｃｅ　ｃｏｎｔｒｏｌ；Ｅｎｇｉｎｅｅｒｉｎｇ　ｄｅｓｉｇｎ；Ｐｒｏｃｅｓｓ　ｃｏｎｔｒｏｌ；　Ｔｅｓｔｉｎｇ　ｔｅｃｈｎｉｑｕｅｓ；Ｈｉｇｈ　ｓｐｅｅｄ　随着印制电路板的技术发展，特别足　３Ｇ通　配。且当讯号线长度越长，讯号线传输的信号频率　讯及计算机技术的持续推动＿卜，电路讯号传输向　越高，驱动端、信号线与接收端的阻抗匹配需求和　高频（４＇１‘频）类、高速（逻辑）类发展的需求量　信号完整性（ＳＩ）要求就越强烈，而特性阻抗是解决　猛增，对整个系统的信号传输完整、可靠、精确、　信号完整性问题的核心所在。由于当讯号线≥１／３的　无于扰、低噪音的保证性要求不断提高，这就要求　上升时间长度时，信号反射即会发生，因此信号线　电路性能必须能够使信号在传输过程中不发牛反射　不再仅仅“只有当导线长度≥ｌ／７倍波长时才考虑特　现象、信号保持完整、降低传输损耗、阻抗良好匹　性阻抗”，如要在常规ＦＲ　４板件中考究ＳＩ问题，假设　．．３４．．　印制电路信息２０１０　Ｎｏ．１１　ＨＤＩ／ＩＣ基板ＨＤＩ／ＩＣ　Ｓｕｂｓｔｒａｌｅ　发射源的上升时问为１　ＵＳ，则约５０　ｍｍ（２　ｉｎ）长的线　中，讯号线周围的电介质在一定程度上来讲均是各　路就必须考虑为讯号线。　向异性的，通常玻纤的相对介电常数（ｓｒ）在６．０左　在目前电子系统时钟速率逐渐增加、上升时间　右、树脂的ｓｒ在３．１左右，各类ｃｏｒｅ及半固化片的ｓｒ在　逐渐减小的大发展趋势　，为保持良好的阻抗匹配　４．２左右，但在通常的特性阻抗理论评估时都忽视了　及信号完整性要求，ＰＣＢ特性阻抗的精度控制已成为　这些，而在高精度要求时，这些差异必需考虑，尤其　数字化设计及ＰＣＢ￣ＩＪ造业的一大热点。由于高精度特　在部分厚铜板和高ＲＣ叠层中。　性阻抗控制的电路板体现了产品从设计到生产、测　１．２　高信号完整性要求特性阻抗模块设计　量的总体质量。本文详尽介绍了高速传输条件下为　减小串扰（杂讯）的共面阻抗模块设计、新型微带　在ＰＣＢ叠层设计时，为防止电流产生磁场引起　线设计与理论计算分析以及与阻抗精度控制密切相　信号杂乱等现象，通常情况下尽量追求采用更薄的　关的计算软件选择、测试图形设计等工程资料处理　绝缘介质层厚度，但这种做法受层间绝缘保证性和　实际问题；试验探索了特性阻抗各影响因素在不同　可靠性限制，目前越来越多的设计采用能获得高ｓＩ的　设计中的关键影响程度及其对应的生产过程控制要　某些特性阻抗模块设计。　点；论述了减少阻抗测试误差的相关测试技术与对　１．２．１共面模块的阻抗设计　策；希望能对ＰＣＢ￣ＩＪ造业同行起到抛砖引玉作用。　随着高频高速及信号完整性要求的提高，为了　１　高精度特性阻抗板的工程设计　减少串扰（含近端串扰和远端串扰），相对于常规　的单端阻抗和差分阻抗模式而言，在部分严防串扰　良好的开端是成功的一半，在特性阻抗设计工　程资料处理时更是如此。为提高控制精度，我们在　的电子系统中采用共面模块的需求明显增加。对比　《印制电路板微电阻及特性阻抗的精度控制》一文　有参考层设计的常见外层单端／差分的相似模式（均　中已阐述了单元拼版方向、讯号线路设计优化等细　未覆盖阻焊层）如图１所示：　节对特性阻抗的影响，但这些对于高频高速、高ＳＩ要　以图１中Ｍｉｃｒｏｓｔｒｉｐ模式为例：对参数设计为Ｈ：　求的特性阻抗控制还远远不够。　０．２５　ｍｍ、Ｗ＝０．１５ｍｒｎ、ＷＩ＝０．１７５ｎｌｌＴｌ、Ｔ＝０．０３ＩＴｌｌｒｌ、　ｓｒ＝４．２、Ｄ＝０．１０　ｍｍ的（Ａ）和（Ｃ）的阻抗进行对　１。１　高精度特性阻抗设计软件选取　比，由于ｃｏｐｌａｎａｒ模块中讯号线旁侧的铺铜设计引起　特性阻抗理论设计主要有三种途径：通过理论公　感生电容，特性阻抗值有所降低见表１。　式计算、通过模拟仿真评估、通过专业软件分析。第　表１特性阻抗性　一种方式控制精度不高；第二种方法速度慢，但在特　殊情形下很有效；第三种方法运作速度快且分析精度　高，ＰＣＢ加工厂可行性相对较高。目前较多的ＰＣＢ同　进一步对图１（Ｃ）中的铺铜线宽大小（Ｗ３）及　行采用ＣＩＴＳ２５、ＳＩ６０００等软件进行运算分析。　其与讯号线间的间距（Ｄ）进行评估如下（图２）：　但众所周知，其实在任何多层ＰＣＢ叠层结构　（Ａ）　辫（Ｃ）　瓣　（Ｅ）　蛹　（ｃ）　（ｄ）　（ｅ）　图１　（Ａ—Ｅ）为有参考层设计的Ｓｕｒｆａｃｅ　Ｍｉｃｒｏｓｔｒｉｐ￣Ｓｕｒｆａｃｅ　Ｃｏｐｌａｎａｒ　Ｍｉｃｒ０ｓｔｒｉｐ模式讯号线；　（ａ－ｅ）为有参考层设计的Ｓｕｒｆａｃｅ　Ｓｔｒｉｐｌｊｎｅ和Ｓｕｒｆａｃｅ　Ｃｏｐｌａｎａｒ　Ｓｔｒｉｐｌｉｎｅ模式讯号线　．．３５．．　ＨＤＩＩＩＣ基板ＨＤ１／１Ｃ　Ｓｕｂｓｔｔ・ａｔｅ　印制电路信息２Ｏ１０　Ｎｏ．１１　‘Ｓ　Ｈ】　ｋＭ　ｓ扭ｊｐｈ：晓１２３　＞　’ＳｉｍｐｌｅＭ　Ｓ岫ｈ：０２３４　÷　（Ａ）　（Ｂ）　图２　Ｓｕｒｆａｃｅ　Ｃｏｐｌａｎａｒ　Ｍｉｃｒｏｓｔｒｉｐ模式讯　一＞￡一　Ｅ　百　Ｚ　。ＳｉｐｌｍｅＭ　Ｓｔｒｉｐ１１：０４７５　Ｍ　ＳｔｒｉＰＣｏｐｌ￣ｕ－ｈ：Ｏ．１２３　’Ｍ　Ｓｔｒｉｐ　Ｃｏｐｌａｎａｒｈ：Ｏ．４７５　。ⅪｓｔｒｉｐＣ￣ｌＪａｌａｒ　ｈ＝０．４５０　！　毒　Ｅ　（Ｄ）ｖｓ（Ｅ）　、：　暑　２０　、、　～　笺　０　苎　ｉ　＞　．：．！）０　５　１　０　。　ｌ　２０　Ｓｐａｃｅ　Ｂｅｍｅｅｉｌ　Ｓｉｇｎａｌ　ＣｍＫｌｕｃｔ￣－ｓ（ｍｍ）　（ａ）　‘Ｓｉｍｐｌｅ　Ｓｔｒｖｈｌ：Ｏ．０９４ｈ２：０．０９９　Ｓ　ｎｐｌｅＳⅡ　ｈｉ：０．２０２ｈ２：０２１３　８０　０　Ｓｍｌｐｌｅ　Ｓ圩　ｈｉ＿０５１１　ｈ２：０４８２　‘Ｓｎ抽Ｃｏｐｌａｔｍｒｈｌ：０．Ｏ９４ｈ２：０．０９９　ＳｔｒｉｐＣｏｐｌｎｎｎｒｈｉ．ｎ２０２ｈ２：０＿２１３　６０　－Ｓｔｒｍ　ＣｏＤｌ￣ａａｒｈｌｎ５ｌｌ　ｈ２：０．４８２　４０　．＼　、　２０　０　０　＞　Ｚ兰　－Ｌ　叠１Ｊ　Ｉ’ｃ｜Ｊ　。０Ｚ　’（ｄ）ｖｓ（ｅ）　’－～ｌ—～－　＼＼　０　５　ｌ　Ｏ　Ｉ　～Ｏ　号线Ｚｏ随Ｗ３、Ｄ变化的曲线示意图　．）２０　从　３可以看到：　（１）当Ｄ≤０．３　１］ｌｍ时，侧　面铺锕引起的感生电容增加明　，特性阻抗值开　ｓｐａｃｅ　Ｂｅｔｗｅｅｕ　ＳｉＩａｍｌ　Ｃｏｎｄｕｃｔｏｒｓ（ａｍ）ｒ　（ｂ）　图３是否采取共面设计的微带线（ａ　Ｊ与带状线（ｂ）　始　著降低；　（２）相对于Ｄ值　言，侧面铺铜　（Ｇｒｏｕｎｄ）宽度对特性阻抗的影响程度十日埘较小，　当Ｗ３７＞０＿３　ｍｍ时，对特性　抗儿乎没有影响。　继续对比测试阻抗模式　３中的（Ｄ）与（Ｅ）、　（ｄ）与（ｅ）在近端串扰方面的表现（图３）。对比　试验结果发现：　面模块阻抗在减少信号串扰杂讯　模块的近端损耗随讯号线间距变化的曲线示意图　６．５ｅｒＯＳｗｓ＝——　＋ＺＷｈｅｅｌｅｒ　ｚ：—＿－．———（１）Ｊ　　其中￣Ｚｗｈｅｅｌｅｒｇ１］为惠勒公式见式（２）：　方面具有明　优势：　～＝　（　ｈ　５　１２０ｈ　１．２．２　附带地平面子Ｌ径的新型阻抗设计　随　连技术的发展，除ｃｏｐｌａｎａｒ模式外的其它各　种新型模块阻抗设计层｝ｉＪ不穷，如在微带滤波器、　㈩　莉ｎ　耦台器等中，常常　ｊ讯号线卜方参考层陂计留有　地平面孔径（ＧＰＡ）的类￣ｇｍｉｃｒｏｓｔｒｉｐ馍块　抗『图６　（Ａ）１，ｌ卡｝ｊ笑模块类型还没法通过卡Ｈ关软件进行理　论计算。从　６（Ａ）可以看到，当Ｗｓ降ｆ￣Ｎｏｕ￣，　卜述模块即是　型的ｓｕｒｆａｃｅ　ｍｉｃｒｏｓｔｒｉｐ模块讯号线。　由于ＧＰＡｆｆ￣存在引起重叠电容大幅度减少，导　致相对予常规ｆ￣ＪＳｕｒｆａｃｅ　ｍｉｃｒｏｓｔｒｉｐ模式阻抗而言，其　特性阻抗值明显增大［如图４（ｂ）所示］。　１．３　采取符合２０Ｈ规则的阻抗设计提高特’Ｊ生　阻抗控制精度　常规阻抗测试Ｃｏｕｐｏｎ－－般将按下图设计（图　采ｆ｝］时域有限差分（ＦＤＴＤ）模拟，其理论计算公式　可对惠勒（Ｗｈｅｅｌｅｒ）公式完善如式（１）：　５），参考层设计不会出现图４和图７的情况。　３６．．　．印制电路信息２０１０　Ｎｏ．１１　ＨＤＩ／ＩＣ基板ＨＤＩ／ＩＣ　Ｓｕｂｓｔｒａｔｅ　（Ｗ）　Ｅ舌ｕｌ—Ｎ—ａ。ｕｅｐａ｝言墨ｊａｌ。ＢＪ罡Ｑ　若要达￣Ｕ９８％ｏ的通量则边界需１００　Ｈ。如图６所示。　．．—————　在１０一Ｈ时，电源平面的阻抗变化开始发生。　在２Ｏ—Ｈ时，达到７０％的通量边界。　在１００一Ｈ时，达到９８％的通量边界。　舞　Ｒｅ　（Ａ）　图６　２０Ｈ　Ｒｕｌｅ示意图　我们的相关试验亦惊奇地发现２０　Ｈ规则对特性　阻抗的控制精度影响非常大。如分别测试图７中的　阻抗Ｃｏｕｐｏｎ，随测试图形对２０　Ｈ规则不满足度的　逐渐增大，特性阻抗测试结果的异常程度随之显著　增大『从ＴＤＲ正常测试的５４．６４　Ｑ逐渐增大到Ｂ图的　５６．６３　Ｑ、Ｃ图的９３．６８　Ｑ、Ｄ图的１１９．６７　Ｑ１，阻抗　测量值的变化趋势与附带ＧＰＡ的新型Ｍｉｃｒｏｓｔｒｉｐ模式　（Ｂ）　相似。　图４附带ＧＰＡ的新型阻抗模式示意图（ａ）和　ＦＤＴＤ模拟和测量结果对比（参数设置：Ｗ＝Ｉ　ｍｍ、　ｈ＝０．２５４ｍｍ、ｔ＝０．００３ｍｍ、１＝２０ｍｍ、ｆ＝６ＧＨｚ）　一田圜嗣　蠹　圈　＿曩蕾蔫曩墨　囊霸曩曩霸—黑■墨—霸　一——■——■■—　硼一骶田职田墨■■曩■　图５四层板的常规阻抗ｃｏｕｐｏｎ设计示意图　相对于图５所示的阻抗Ｃｏｕｐｏｎ，图４中附带ＧＰＡ　誓●　—●　的新型Ｍｉｃｒｏｓｔｒｉｐ模式是参考层中问留有空涮，而图　７则是参考层例或两侧留有空洞，此类情形足行亦　有类似影响？这牵涉到２０　Ｈ规则设计问题。　２０　Ｈ规则是ＥＭＩ设计中的典型规则之　，即在高　譬　簟一ｆ　■■　速ＰＣＢ中，由丁磁通耦合，射频电流会存在丁电源平　面的边缘，此种层问耦合作用称之为Ｆｒｉｎｇｉｎｇ。当采用　高速逻辑及高频时钟信号时，电源平面问会相互耦合　图７不满足２０Ｈ规则的阻抗测试图形及　射频电流并辐射至空间中。为了减少电磁辐射，所有　其对应的ＴＤＲ阻抗测试结果示意图　电源平面应比相邻之地平面小２０　Ｈ，其中，Ｈ是电源平　面与之最近的地平面间的距离。磁通分布临界效应发　２　高精度特性阻抗的过程控制　生在１０　Ｈ左右，采用２０　Ｈ可实现约７０％的通量边界，　特性阻抗的直接影响因素有：板材的介电常数　．．３７．．　ＨＤＩ／ＩＣ基板ＨＤＩ／ＩＣ　Ｓｕｂｓｔｒａｔｅ　印制电路信息２０１０　Ｎｏ．１１　（ｓｒ）、讯号线线宽（Ｗ）、讯号线间距（Ｓ）、　在差分阻抗的理论设计与计算时，通常假定两　讯号线线厚（ｒ）、介质厚度（Ｈ）、阻焊层厚度　条讯号线有相同的横截面（即线宽对称讯号线），　（Ｈ１）等。各种影响因素的贡献度并不是一成不变　但在实际生产过程中，两条讯号线可能会受生产过　的，过程控制建议针对不同的特性阻抗板抓住重点　程中某些条件限制导致不同的横截面（即线宽非对　控制因子。　称讯号线）。由于不能利用几何构造和电气构造的　对于Ｏｆｆｓｅｔ　ｓｔｒｉｐｌｉｎｅ模块的单端阻抗讯号线线宽　对称性，线宽非对称讯号线差分阻抗的理论计算　变化＋０．０２５　ｍｍ，则细线路（０．０７５　ｍｍ）阻抗变化　比线宽对称讯号线更为复杂；但可利用ＣＩＴＳ２５和　６．８　Ｑ，影响阻抗１０．５％，而粗线路（０．２０　ｍｍ）阻抗　Ｓｉ６０００等软件中的计算方法计算出两条讯号的电容和　变化仅２．７　Ｑ，影响阻抗６．６％；　电感矩阵，再通过这些矩阵得出差分阻抗。　对￣Ｅｄｇｅ—ｃｏｕｐｌｅｄ　ｏｆｆｓｅｔ　ｓｔｒｉｐｌｉｎｅ模块的差分阻抗讯　以Ｅｄｇｅ—ｃｏｕｐｌｅｄ　ｓｕｒｆａｃｅ　ｍｉｃｒｏｓｔｒｉｐ模块阻抗进　号线线宽变化＋０．０２５　ｎ１Ｉｎ，则细线路（０．０７５　ｍｍ）阻抗　行分析，如固定Ｈ＝ｌ００００　ＬＬｍ、　＝５ｌ　ｕｍ、ｒ＝　变化ｌ２．１　Ｑ，影响阻抗１０．１％，而粗线路（０．２０　ａｒｍ）　３５　ｍ、Ｓ＝１３．５　ｍ，中心间距（左侧迹线左边缘　阻抗变化仅４．８　Ｑ，影响阻抗６．２％。　到右侧迹线中线的距离）＝９０　ｕｍ，线宽对称信号　从过程控制的角度出发，为提高特性阻抗的控　线阻抗为６１．７　Ｑ；当两条迹线右侧宽度变动±２０％　制精度，主要的控制要点有：　（即右侧讯号线ｗ变化），非对称差分阻抗的阻抗　（１）半固化片及内层芯板介质厚度、介电常数　值则在一２０．７％～１７．０％之间变化。当然这种变化与　（树脂含量）的精确管控；　信号线线宽、间足巨等密切相关。如对比上述中心间　（２）内层阻抗线的精度控制：如菲林线宽的高　距分别为９０　Ｊａｍ、１３０　ｌｌｍ的变化情况如图８所示。　真度转移，曝光能量及吸真空度细化管控，显影、　蚀刻、退膜段（速度、浓度、温度等）工艺参数优　化，并提高线宽测量精度等；　（３）层压：针对不同叠层结构、树脂体系调整　压合升温速率、压力，控制环境的温湿度，压合介　厚及其均匀性测量、不同厚度铜箔的合理选择；　（４）电镀：严格控制电镀均匀性及其电流纸优化；　（５）外层阻抗线蚀刻：菲林线宽的高真度转移，　曝光能量及吸真空度细化管控，显影、蚀刻、退膜段　（速度、浓度、温度等）工艺参数优化，精确测量线　宽，科学准确的建立阻抗测量补偿规则等；　图８线宽非对称差分讯号线阻抗波　（６）阻焊油墨控制：目前各种油墨的Ｅｒ变化较　动与线宽变化关系的示意图　大，需合理选择确认等。　此外，随讯号传输速度和频率的加大，越来越　３　高精度特性阻抗的测试技术　值得关注的还有：　３．１　特・性阻抗测试原理　（１）讯号线路生产过程中产生的缺陷与干扰。　讯号传输速度越快，生产过程中产生的线路缺　ＴＤＲ是Ｔｉｍｅ　Ｄｏｍａｉｎ　Ｒｅｆｌｅｃｔｏｍｅｔｒｙ的缩写，即时　口等缺陷及部分其他干扰因素对于阻抗精度的影响　域反射仪，是测试ＰＣＢ特性阻抗最为常用的仪器；　就越大，采用上升时问较短的ＴＤＲ测试设备极容易　其基本原理（图９）可简述为：ＴＤＲ以快速上升时间　发现，即使ｔ升时间在２００　ｎｓ的ＴＤＲ亦可明显发现该　的脉冲来模拟快速逻辑功能，传输路径中若发生阻　类缺陷、干扰因素所导致的阻抗测试曲线不适续性　抗变化，部分能量会被反射，剩余的能量则继续传　随之明显增大，因此，特性阻抗ＰＣＢ生产过程中的线　输。反射同的能量、注入到媒介的能量与阻抗的变　路修理、线宽补偿做法值得进一步考究。　化有理论上的数学关系。只要知道发射波的幅度及　（２）线宽非对称差分阻抗的控制。　测量反射波的幅度，即可计算阻抗的变化。同时只　．．３８．．　印制电路信息２０１０　Ｎｏ．１１　ＨＤＩ／ＩＣ基板ＨＤＩ／ＩＣＳｕｂｓｔｒａｔｅ　要测量由发射到反射波再到达发射点的时间差即可　Ｐ：０　ａｔ　Ｚ＝Ｚｏ　计算阻抗变化的位置。　Ｐ　一１　ｆｏｒ　ａ　１０ｎ　Ｐ＝１　ｆｏｒ　ｍ　ｏｐｅｎ　ｚ．：７－ｏ　阻抗变化点Ｚ２＞Ｚｏ　ｆＺ＝∞）　。”　入射能量点　二　传输能　一　－，ｒ　０二　…　…　・．被反射能量　时问　ｔＯ　ｔ，　图１　３　ＴＤＲ阻抗测试基本原理示意图　图１　１　Ｄ—ｔ变化曲线示意图　从ＴＤＲ的测试原理出发，ＰＣＢ特性阻抗控制中　的部分质量问题可得到较好解决与解释。上述原理　间隔小或间隔紧密的不连续点可以平滑成波形中的　一概念理解起来比较抽象，但我们认为，ＰＣＢ业者对特　个较小程度的畸变，从而某些不连续性被隐藏导　性阻抗测试的较深刻理解至少有三：　致特性阻抗测量读数不准；而ＴＤＲ仪器的阶越脉冲　（１）当传输线上存在寄生电容、电感时，在　上升时间是影响其分辨率的最关键因素。ＴＤＲ的上　ＴＤＲ曲线上可以反映出寄生参数所引起的阻抗不连　升沿时间越短，其分辨率就越高。　续，如阻抗值降低或升高（图１０）。　信号线可测试区域长度。不同仪器所需的讯号　线长度不同。　关注校正用阻抗精度的确认和校正阻抗值的选　Ｚ　择。标准阻抗精度不够自然会影响ＴＤＲ测试准确性　ｌ００　和重复度。　随时钟速度增加，阻抗测试需逐渐开始关注传　∞　输线的损耗问题，如ＤＣ电阻损耗、肌肤效应损耗、　电介质损耗及串扰损耗等等。　减少测试人员操作误差及环境干扰。如减少探头　Ｏ　与待测样品接触的寄生参数、做好ＴＤＲ￣ＴＪ试设备的热　时　机补偿、避免测试环境中的ＥＭＩ／ＲＦＩ对测试结果的干　图１４特性阻抗讯号线变化与对应ＴＤＲ测试曲线示意图　扰以及建立对特殊阻抗类型的特殊管控做法等。　（２）在阶跃讯号传输过程中，讯号线与地层之　３．３精度特性阻抗测试的发展趋势　间始终存在回路，有回路即有电流、电阻，只不过　这个电阻只有该阶跃信号本身才能“看到”，且讯　ＴＤＲ阶越脉冲上升沿时间缩短，分辨率不断提　号线与地层之间的回路是动态的，并追求最短路径　升；对信号完整性测试的需求逐渐增加，如对讯号　原则。　线的损耗、延迟问题开始逐渐关注。　（３）ＴＤＲ入射信号和反射信号间的反射强度　４结语　大小在一定程度上影响阻抗测量结果的大小，在信　号源处叠加的可辨时间差值在一定程度上影响阻抗　随电子系统时钟速率逐渐增加、上升时间逐渐　测量结果的精度。如表征反射强度大小的反射系数　减小的发展趋势，高精度高品质控制特性阻抗印制　（ｐ）随阶跃脉冲发出后的变化趋势如图１１所示。　板的需求量不断增加，国内ＰＣＢ厂家对印制板的特性　阻抗控制越来越重视。高精度特性阻抗控制是产品　３．２特性阻抗的精度测试　设计、生产及检测技术的综合体现，ＰＣＢ业界已开始　为提高特性阻抗测试精度，必须减少ＴＤＲ￣ｊｑＪＩ试　加大力度对特性阻抗的设计和工艺过程的控制进行　误差源。影响ＴＤＲ测量精度的因素有很多：　全面研究。本文从特性阻抗的工程设计、制程控制　ＴＤＲ测试设备的分辨率。若ＴＤＲ分辨率不足，　与测试技术三个角度进行了相关阐述，力图提高设　‘　（下转第７０页）　．３９—　表面安装技术ＳＭＴ　印制电路信息２０１０　Ｎｏ．１１　表２　Ｘ—ｒａｙ检测设备性能对比　其局限性而寸步难行，Ｘ—ｒａｙ检测设备将成为ＳＭＴ生　ＡＰＰ１ｉｃａｔｉＯＩ１　Ｓ［Ｊ］．Ｅｌｅｃｔｒｏｎｉｃ　Ｐａｃｋａｇｉｎｇ＆　产设备的新焦点并在ＳＭＴ生产领域中发挥着越来越　Ｐｒｏｄｕｃｔｉｏｎ，１９９８，８：２６—３２．　重要的作用。团　［７］李瑜．Ｘ—ｒａｙ检测的原理与应用【Ａ］．第５届全国　ＳＭＴ／ＳＭＤ学术研讨会论文集［Ｃ】．武汉：中国电子　参考文献　学会，１９９９：５４８．５５３．　【１］吴懿平，鲜飞．电子组装技术【Ｍ］．武汉：华中科技　［８】鲜飞等．测试技术应用前景分析［Ｊ］．信息技术与　大学出版社，２００６．　标准化，２００２，２：１８—２１．　［２】张文典．实用表面组装技术（第二版）［Ｍ】．北京：电　［９］鲜飞．高密度封装技术推动测试技术发展［Ｊ］．中　子工业出版社，２００６．　国集成电路，２００８，７：６５．６８．　［３］周德俭．表面组装工艺技术［Ｍ】．北京：电子工业出　作者简介　版社，２００２．　鲜飞，华中科技大学计算机学院工程硕士，高级　［４］禹胜林，王听岳，崔殿亨．球栅阵列（ＢＧＡ）封装元　工程师，从事电子组装工艺技术工作，在各种学术　件与检测技术［Ｊ］．电子工艺技术，２０００，１：１０—１２．　会议及电子科技期刊上发表学术论文３００多篇，出版　［５】汤勇峰．ＢＧＡ检测技术与质量控制［Ｊ］．电子工艺　有《电子组装技术》专著，２００８年深圳华南Ｎｅｐｃｏｎ　技术，２０００，ｌ：１７．１９．　最佳ＳＭＴ工程师获得者。　［６】Ｒｅｚａ　Ｇｂａｆｆａｒｉａｎ．ＢＧＡＳ　ｆｏｒ　Ｈｉｇｈ　Ｒｅｌｉａｂｉｌｉｔｙ　（上接第３９页）　Ｓｐｅｅｄ　Ｔｒａｎｓｍｉｓｓｉｏｎ［Ｍ］．ＥＣＷＣ　１０　Ｃｏｎｆｅｒｅｎｃｅ，２００５。　［４］Ｓｈａｒｍａ　Ｒ，ｅｔ　ａ１．Ｅｍｐｉｒｉｃａｌ　ｅｘｐｒｅｓｓｉｏｎｓ　ｆｏｒ　ｃｈａｒａｃｔｅｒｉｓｉｔｃ　计能力和改善生产工艺，从而不断提高印制板的特　ｉｍｐｅｄａｎｃｅ　ｏｆｍｏｄｉｆｉｅｄｍｉｃｍｓｔｒｉｐ－ｌｉｋｅｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ．　性阻抗控制精度和品质。团　Ｉｎｔ　Ｊ　Ｅｌｅｃｔｒｏｎ　Ｃｏｍｍｔｍ，２００９，４：１—３．　参考文献　［５】周芸，柯敏毅．高速ＰＣＢ板设计研究．通信电源技　【１］Ｇｒａｓｓｏ　Ｃ，ｅｔ　ａ１．ＤＤＲ　ＳＤＲＡＭ　ｃｈａｒａｃｔｅｒｉｓｔｉｃ　术【Ｊ］＿２００８，２：２３－２６．　ｉｍｐｅｄａｎｃｅ　ａｎｄ　ＰＣＢ　ｄｅｓｉｇｎ．Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ　ｄｅｓｉｎｇ＆　［６】秦庚，邬宁彪，李小明．印制电路板特性阻抗的测　ｍａｎｕｆａｃｔｕｒｅ［Ｊ］．２００５，８：２２—３３．　试技术．印制电路信息，２００４，１１：５５．５７．　［２】袁欢欣，苏藩春．印制电路板微电阻及特性阻抗的　作者简介　精度控制［Ｊ］．印制电路信息，２００９，ｌ１：５１—５６．　袁欢欣，硕士，工程师，从事印制板材料评估、　［３】Ｋａｎｅｄａ　Ｉ，ｅｔ　ａ１．Ａ　Ｓｔｕｄｙ　ｏｎ　Ｃｏｐｌａｎａｒ　Ｓｔｍｃｔｕｒｅｓ　ｆｏｒ　Ｈｉｇｈ　特性阻抗控制、生产工艺及能力提升工作。　．．７０．．