常用电平标准汇总

常用电平标准汇总

常用的电平标准，低速的有 RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL等，高速的有 LVDS、GTL、PGTL、CML、HSTL、SSTL等。

1、RS232

采用负逻辑。

－15v ~ －3v 1

＋3v ~ ＋15v 0

2、RS485和RS422

两者均采用差分传输（平衡传输）的方式，一般有两个引脚(A,B)。

发送端AB间的电压差：

＋2 ～ ＋6v 1

－2 ～ －6v 0

接收端 AB间的电压差：

大于 ＋200mv 1

小于 －200mv 0

定义逻辑1为B>A的状态；定义逻辑0为A>B的状态；AB之间的电压差不小于200mv。

一对一的接头的情况下：

RS232 双向传输；全双工通 讯；最高传输速率20kbps；有效距离15米以内。

RS422 只能做到单向传输；半双工通讯；最高传输速率10Mbps；

RS485 双向传输；半双工通 讯；最高传输速率10Mbps；有效距离1200米。

3、TTL

Vcc：5V； VOH>=2.4V； VOL<=0.5V； VIH>=2V； VIL<=0.8V。

4、LVTTL

3.3V LVTTL：

Vcc：3.3V； VOH>=2.4V； VOL<=0.4V； VIH>=2V； VIL<=0.8V。

2.5V LVTTL：

Vcc：2.5V； VOH>=2.0V； VOL<=0.2V； VIH>=1.7V； VIL<=0.7V。

TTL使用注意：TTL电 平一般过冲都会比较严重，可以在输入端串22欧或33欧电阻；TTL电 平输入脚悬空时默认为高电平。下拉电阻应使用1k以下电阻。

5、CMOS

Vcc：5V； VOH>=4.45V； VOL<=0.5V； VIH>=3.5V； VIL<=1.5V。

6、LVCMOS

3.3V LVCMOS：

Vcc：3.3V； VOH>=3.2V； VOL<=0.1V； VIH>=2.0V； VIL<=0.7V。

2.5V LVCMOS：

Vcc：2.5V； VOH>=2V； VOL<=0.1V； VIH>=1.7V； VIL<=0.7V。

CMOS使用注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值(比如一 些芯片是0.7V)时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。

7、ECL：Emitter Coupled Logic 发射极耦合逻辑电路(差分结构)

Vcc= 0V； Vee：-5.2V； VOH=-0.88V；

VOL=-1.72V； VIH=-1.24V； VIL=-1.36V。

速度快，驱动能力强，噪声小，很容易达到几百M的应用。但是功耗大，需要负电源。为简化电源，出现了PECL(ECL结构，改用正电压供电)和LVPECL。

8、PECL：Pseudo/Positive ECL

Vcc=5V； VOH=4.12V； VOL=3.28V； VIH=3.78V； VIL=3.64V

9、LVPELC：Low Voltage PECL

Vcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V

ECL、PECL、LVPECL使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻网络或 专用芯片进行转换。以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压。(如多用于时钟的PECL，直流匹配时用130欧上拉，同时用82欧下 拉；交流匹配时用82欧上拉，同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。)

为降低电磁辐射，同时提高开关速度又推出LVDS电平标准。

10、LVDS：Low Voltage Differential Signaling

差分对输入输出，内部有一个恒流源3.5-4mA，在差分线上改变方向来表示0和1。通过外部的100欧 匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。

LVDS使用注意：通讯距离可以达到600M以上，PCB要求较高，差分线要求严格等长，差最好不超过10mil(0.25mm)。100欧 电阻离接收端距离不能超过500mil，最好控制在300mil以内。

11、CML

是内部做好匹配的一种电路，不需再进行匹配。三极管结构，也是 差分线，速度能达到3G以上。只能点对点传输。

12、GTL

类似CMOS的一种结构，输入为比较器结构，比较器一端接参考电平，另一端接输入信号。

Vcc=1.2V；VOH>=1.1V；VOL<=0.4V；VIH>=0.85V；VIL<=0.75V

13、PGTL/GTL+

Vcc=1.5V；VOH>=1.4V；VOL<=0.46V；VIH>=1.2V；VIL<=0.8V

14、HSTL

主要用于QDR存储器的一种电平标准。和上面的GTL相似，输入为输入为比较器结构，比较器一端接参考电平(VCCIO/2)，另一端接输入信号。对参考电平要求比较高(1%精 度)。

15、SSTL

主要用于DDR存储器。和HSTL基 本相同。HSTL和SSTL大多用在300M以下

TTL、CMOS和RS232电平的区别和联系

什么是TTL电平、CMOS电 平、RS232电平？它们有什么区别呢？一般说来，CMOS电平比TTL电 平有着更高的噪声容限。

1、TTL电 平标准

输出 L： <0.8V ； H：>2.4V。

输入 L： <1.2V ； H：>2.0V。

TTL器件输出低电平要小于0.8V， 高电平要大于2.4V。输入，低于1.2V就认为是0，高于2.0就认为是1。于是TTL电平的输入低电平的噪声容限就只有(0.8-0)/2=0.4V，高电平的噪声容限为(5-2.4)/2=1.3V。

2、CMOS电 平标准

输出 L： <0.1*Vcc ； H：>0.9*Vcc。

输入 L： <0.3*Vcc ； H：>0.7*Vcc。

由于CMOS电源采用12V， 则输入低于3.6V为低电平，噪声容限为1.8V，高于3.5V为 高电平，噪声容限为1.8V。比TTL有更高的噪声容限。

3、RS232标 准

逻辑1的电平为-3～-15V，逻辑0的电平为+3～+15V，注意电平的定义反相了一次。

4、TTL与CMOS电平使用起来有什么区别

(1) 电平的上限和下限定义不一样，CMOS具有更大的抗噪区域。 同是5伏供电的话，TTL一 般是1.7V和3.5V的样子，CMOS一 般是2.2V和2.9V的样子，不准确，仅供参考。

(2) 电流驱动能力不一样，TTL一般提供25毫安 的驱动能力，而CMOS一般在10毫安左右。

(3) 需要的电流输入的大小也不一样，一般TTL需要2.5毫 安左右，CMOS几乎不需要电流输入。

(4) 很多器件都是兼容TTL和CMOS的，datasheet会有说明。如果不考虑速度和性能，一般器件可以互换。但是需要注 意有时候负载效应可能引起电路工作不正常，因为有些TTL电 路需要下一级的输入阻抗作为负载才能正常工作。

5、TTL电 路和CMOS电路的逻辑电平

VOH: 逻辑电平 1 的输出电压

VOL: 逻辑电平 0 的输出电压

VIH : 逻辑电平 1 的输入电压

VIH : 逻辑电平 0 的输入电压

TTL电路临界值：

VOHmin = 2.4V VOLmax = 0.4V

VIHmin = 2.0V VILmax = 0.8V

CMOS电路临界值（电源电压为＋5V）

VOHmin = 4.99V VOLmax = 0.01V

VIHmin = 3.5V VILmax = 1.5V

6、TTL和CMOS的逻辑电平转换

CMOS电平能驱动TTL电平

TTL电平不能驱动CMOS电 平，需加上拉电阻。

7、常用逻辑芯片特点

74LS系列： TTL 输入: TTL 输出: TTL

74HC系列： CMOS 输入: CMOS 输出: CMOS

74HCT系列： CMOS 输入: TTL 输出: CMOS

CD4000系列：CMOS 输入: CMOS 输出: CMOS

常见逻辑电平标准

现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。

TTL：Transistor-Transistor Logic 三极管结构。

Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。

因为 2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的 LVTTL。

LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。

3.3V LVTTL：

Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。

2.5V LVTTL：

Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。

更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK了。

TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。

CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。

Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。相对TTL有了更 大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。

3.3V LVCMOS：

Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL& lt;=0.7V。

2.5V LVCMOS：

Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH& gt;=1.7V；VIL<=0.7V。

CMOS使用注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值 (比如一些芯片是0.7V)时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。

ECL：Emitter Coupled Logic 发射极耦合逻辑电路(差分结构)

Vcc=\"0V\"；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。

速度快，驱动能力强，噪声小，很容易达到几百M的应用。但是功耗大，需要负电源。为简化电源，出现了PECL(ECL结构，改用正电压供电)和 LVPECL。

PECL：Pseudo/Positive ECL

Vcc=\"5V\"；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V

LVPELC：Low Voltage PECL

Vcc=\"3\".3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V

ECL、 PECL、LVPECL使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。以上三种均为射随输出结构，必须有电阻拉到一个 直流偏置电压。(如多用于时钟的LVPECL：直流匹配时用130欧上拉，同时用82欧下拉；交流匹配时用82欧上拉，同时用130欧下拉。但两种方式工 作后直流电平都在1.95V左右。)

前面的电平标准摆幅都比较大，为降低电磁辐射，同时提高开关速度又推出LVDS电平标准。

LVDS：Low Voltage Differential Signaling

差分对输入输出，内部有一个恒流源3.5-4mA，在差分线上改变方向来表示 0和1。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。

LVDS使用注意：可以达到600M以上，PCB 要求较高，差分线要求严格等长，差最好不超过10mil(0.25mm)。100欧电阻离接收端距离不能超过500mil，最好控制在300mil以内。

CML：是内部做好匹配的一种电路，不需再进行匹 配。三极管结构，也是差分线，速度能达到3G以上。只能点对点传输。

GTL：类似CMOS的一种结构，输入为比较器结构，比较器一端接参 考电平，另一端接输入信号。1.2V电源供电。

Vcc=1.2V；VOH>=1.1V；VOL<=0.4V；VIH& gt;=0.85V；VIL<=0.75V

PGTL/GTL+：

Vcc=1.5V；VOH>=1.4V；VOL& lt;=0.46V；VIH>=1.2V；VIL<=0.8V

HSTL是主要用于QDR存储器的一种电平标准：一般有 V¬CCIO=1.8V和V¬¬CCIO= 1.5V。和上面的GTL相似，输入为输入为比较器结构，比较器一端接参考电平(VCCIO/2)，另一端接输入信号。对参考电平要求比较高(1%精 度)。

SSTL主要用于DDR存储器。和HSTL基本相同。V¬¬CCIO=2.5V，输入为输入为比较器结 构，比较器一端接参考电平1.25V，另一端接输入信号。对参考电平要求比较高(1%精度)。

HSTL和SSTL大多用在300M以下。

RS232 和RS485基本和大家比较熟了，只简单提一下：

RS232采用±12-15V供电，我们电脑后面的串口即为RS232标准。+12V表示 0，-12V表示1。可以用MAX3232等专用芯片转换，也可以用两个三极管加一些外围电路进行反相和电压匹配。

RS485是一种差分结构，相 对RS232有更高的抗干扰能力。传输距离可以达到上千米。

转自：http://www.sinochip.net/TechSheet/44.htm

TTL电平与CMOS电平的区别 TTL——Transistor-Transistor Logic HTTL——High-speed TTL LTTL——Low-power TTL STTL——Schottky TTL

LSTTL——Low-power Schottky TTL ASTTL——Advanced Schottky TTL

ALSTTL——Advanced Low-power Schottky TTL FAST(F)——Fairchild Advanced schottky TTL

CMOS——Complementary metal-oxide-semiconductor HC/HCT——High-speed CMOS Logic(HCT与TTL电平兼容)

AC/ACT——Advanced CMOS Logic(ACT与TTL电平兼容)（亦称ACL） AHC/AHCT——Advanced High-speed CMOS Logic(AHCT与TTL电平兼容)

FCT——FACT扩展系列，与TTL电平兼容

FACT——Fairchild Advanced CMOS Technology, 1，TTL电平：

输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电

平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。

2，CMOS电平：

1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。而且具有很宽的噪声容限。

3，电平转换电路：

因为TTL和COMS的高低电平的值不一样（ttl 5v<＝＝>cmos 3.3v），所以互相连接时需要电平的转换：就是用两个电阻对 电平分压，没有什么高深的东西。哈哈

4，OC门，即集电极开路门电路，OD门，即漏极开路门电路，必须外界上拉电阻和电源才能将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。 5，TTL和COMS电路比较：

1）TTL电路是电流控制器件，而coms电路是电压控制器件。 2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。 COMS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。

COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常 现象。

3）COMS电路的锁定效应：

COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。这种效应就是锁定效应。当产生

锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片。 防御措施：

1）在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电压。 2）芯片的电源输入端加去耦电路，防止VDD端出现瞬间的高压。 3）在VDD和外电源之间加线流电阻，即使有大的电流也不让它进去。 4）当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启COMS电路得电源，再开启输入信号和负载的电

源；关闭时，先关闭输入信号和负载的电源，再关闭COMS电路的电源。 6，COMS电路的使用注意事项

1）COMS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以，不用的管脚不要悬空，要接上拉 电阻或者下拉电阻，给它一个恒定的电平。

2）输入端接低内组的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1mA之内。

3）当接长信号传输线时，在COMS电路端接匹配电阻。

4）当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。

5）COMS的输入电流超过1mA，就有可能烧坏COMS。 7，TTL门电路中输入端负载特性（输入端带电阻特殊情况的处理）：

1）悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。

2）在门电路输入端串联10K电阻后再输入低电平，输入端出呈现的是高电平而不是低电平。因为由TTL门电路的输入端负

载特性可知，只有在输入端接的串联电阻小于910欧时，它输入来的低电平信号

才能被门电路识 别出来，串联电阻再大的话输

入端就一直呈现高电 平。这个一定要注意。COMS门电路就不用考虑这些了。 8，TTL电路有集电极开路OC门，MOS管也有和集电极对应的漏极开路的OD门，它的输出就叫做开漏输出。

OC门在截止时有漏电流输出，那就是漏电流，为什么有漏电流呢？那是因为当三机管截止的时候，它的基极电流约等于

0，但是并不是真正的为0，经过三极管的集电极的电流也就不是真正的0，而是约0。而这个就 是漏电流。开漏输出：OC门的

输出就是开漏输 出；OD门的输出也是开漏输出。它可以吸收很大的电流，但是不能向外输出的电流。所以，为了能输入和输

出电流，它使用的时候要跟电源和上拉电阻一齐用。OD门一般作为输出缓冲/驱动器、电平转换器 以及满足吸收大负载电流的 需要。

9，什么叫做图腾柱，它与开漏电路有什么区别？

TTL集成电路中，输出有接上拉三极管的输出叫做图腾柱输出，没有的叫做OC

门。因为TTL就是一个三级关，图腾柱也就是两个三级管推挽相连。所以推挽就是图腾。一般图腾式输出，高电平400UA，低电平8MA