实验一TTL集成逻辑门的逻辑功能与参数测试(精)

1.掌握TTL集成与非门的逻辑功能和主要参数的测试方法 2.掌握TTL器件的使用规则

3.进一步熟悉数字电路实验装置的结构，基本功能和使用方法 二.实验原理

本实验采用四输入双与非门74LS20，即在一块集成块内含有两个互相独立的 与非门，每个与非门有四个输入端。其逻辑框图，符号及引脚排列如图2-1（a） （b）（c）所示。

图2-1 74LS20逻辑框图、逻辑符号及引脚排列 1.与非门的逻辑功能

与非门的逻辑功能是：当输入段4中有一个或一个以上是低电平时，输入端为高 电平；只有当输入端全部为高电平时，输出端才是低电平（即有“0”得“1”，全 “1”得“0”。） 其逻辑表达式为Y= 2.TTL与非门的主要参数

（1）低电平输出电源电流%和高电平输出电源电流·

与非门处于不同的工作状态，电源提供的电流是不同的，是指所有输入端悬空，输出端空载是，电源提供器件的电流。是指输出端空载，每个门各有一个以上的输入端接地，其余输入端悬空，电源提供器件的电流。通常>，他们的大小标志着器件静态功耗的大小。器件的最大功耗为

=。手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗。和测试电路如图2-2（A）（B）所示。

（注意）TTL电路对电源电压要求较严，电源电压只允许在+5V10%的范围工作，超过5.5V将损坏器件；低于4.5器件的逻辑功能将不正常。

图2-2 TTL与非门静态参数测试电路图 （2）低电平输入电流和高电平输入电流。是指被测输入端接地，奇遇输入端闲空，输出端空载时，由被测输入端流出的电流。在多级门电路中，相当于前级门输出低电平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流负载能力，即直接影响前级门电路带负载的个数，因此希望小一些。 是

指被测输入端接高电平，其余输入端接地，输出端空载时，流入被测输入端的电流值。在多级门电路中，它相当于前级门的拉电流负载能力，希望小些。由于较小，难以测量，一般免于测试。

与的测试电路如图2-2（c）（d）所示。 （3）扇出系数

扇出系数是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL与非门有两种不同性质的负载，即灌电流负载和拉电流负载。因此有两种扇出系数，即低电平扇出系数和高电平扇出系数。通常<，则>，故常以作为门的扇出系数。

的测试电路如图2-3所示，门的输入端全部悬空，输出端接灌电流负载，调节使增大，￥随之增高，当达到（手册中规定低电平规范值0.4V）时的就是允许灌入的最大负载电流，则

通常 8 （4）电压传输特性

门的输出电压随输入电压而变化的曲线=f()称为门的电压传输特性，通过它可读得门电路的一些重要参数，如输出高电平、输出低电平、关门电平、开门电平、阈值电平及干扰容限、等值。测试电路如图2-4所示，采用逐点测试法，即调节，逐点测得及，然后绘成曲线。

图2-3 扇出系数测试电路 图2-4 传输特性测试电路 （5）平均传传输延迟时间 是衡量门电路开关的重要参数，她是指输出波形的0.5V。至输入波形对应边缘0.5V。点的时间间隔，如图2-5所示。

(a)传输延迟特性 （b）tpd的测试电路 图2-5（a）中的为导通延迟时间，为截止延迟时间，平均传输延迟时间为 =1/2（+） 的测试电路如图2-5（b)所示，由于TTL门电路的延迟时间较小，直接测量时对信号发生器和示波器的要求较高，故实验采用测量由奇数个与非门组成的环形振荡器的振荡周期T来求得。其工作原理是：假设电路在接通电源后某一瞬间，电路的A点为逻辑“1”，经过三级的延迟后，使A点由原来的逻辑“1”变为逻辑“0”；再经过三级门的延迟后，A点电平又重新回到逻辑“1”。电路中其他各点电平也跟随变化。说明使A点发生一个周期的振荡，

必须经过6级门的延迟时间。因此平均延迟时间为 =T/6 TTL电路的一般在10NS-40NS之间。 74LS20主要电参数规范如表2-1所示 表2-1

三.实验设备与器件

1.+5V直流电源 2.逻辑电平开关 3.逻辑电平显示器 4.直流数字电压表 5.自流毫安表 6.自流微安表 7.74LS00*2 1K.10K电位器 200*电阻器（0.5W） 四.实验内容

在合适的位置选取一个14P插座，按定位标记插好74LS20集成块。 1.验证TTL集成与非门74LS20的逻辑功能

按图2-6接线，门的四个输入端接逻辑开关输出插口，以提供“0”与“1”电平信号，开关向上，输出逻辑“1”，向下为逻辑“0”。门的输出端接由 LED发光二极管组成的逻辑电平显示器（又称0-1指示器）的显示插口，LED亮为逻辑“1”，不亮为逻辑“0”。按表2-2的真值表逐个测试集成块中两个与非门的逻辑功能。74LS20有4个输入端，有16个最小项，在实验测试时，只要通过对输入1111.0111.1011.1101.1110五想进行检测就可以判断其逻辑功能是否正常。

图2-6 与非门逻辑功能测试电路 2.74LS20主要参数的测试

（1）分别按图2-2.2-3.2-5（b）接线并进行测试，将测试结果记录表2-3中。

(2) 接线图2-4接线，调节电位器记入表2-4中。

使从OV向高电平变化，逐点测量和Vo的对应值，

五.实验报告

1.记录，整理实验结果进行分析。

2.画实验的电压传输特性曲线，并从中读出各有关参数值。 六、集成电路芯片简介

数字电路实验中所用到的集成芯片都用双列直插式的，其引脚排列规则如图2-1所示。识别方法是：正对集成电路型号（如74LS20）或看标记（左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3，...依次排列到最后一脚（在左上脚）。在标准形TTL集成电路中，电源端VCC一般排在左上端，接地端GND一般排在右下端。如74LS20为14脚芯片，14脚为VCC，7脚为GND。若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。

七、TTL集成电路使用规则

1.接插集成块时，要认清定位标记，不得插反。 2.电源电压使用范围为+4.5--+5.5之间，实验中要求使用VCC=+5V。电源极性绝对不允许接错。

3.闲置输入端处理方法

（1）悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。

（2）直接接电源电压VCC（也可以串入一只1--10K欧的固定电阻）或接至某一固定电压（+2.4<=V<=+4.5）的电源上，或与输入为接地的多余与非门的输出端相接。 (3)若前级驱动能力允许，可以与使用的输入端并联。

4.输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当R<=680欧时，输入端相当于逻辑“0”：当R>=4.7K欧时，输入端相当于逻辑“1”。对于不同系列的器件，要求的阻值不同。

5.输出端不允许并联使用（集电极开路门（0C）和三态输出门电路（3C）除外）。否则不仅会使电路逻辑功能混乱，并会导致器件损坏。 6.输出端不允许直接接地或直接接+5V电源，否则将损坏器件，有时为了使后级电路获得较高的输出电平，允许输出端通过电阻R接至VCC，一般取R=3--5.1K欧。