随着现代电子技术的迅速发展，高速电路的应用范围也在日益扩大，系统时钟频率在迅速提高。由于上升时间的加快和电路集成度的不断增加，印制电路板的线迹互连和板层特性对系统电气性能的影响越来越突出，引发了很多信号完整性问题。
互连关系在低频电路设计中可视为集总参数，线迹互连和板层特性的影响可以不考虑。但是，高速电路中的互连线已经成为具有分布参数的传输线，印制电路板材料的介电常数也影响着电路系统的性能，从而出现反射、串扰、和同步开关噪声等信号完整性问题，造成了信号失真、时序混乱、数据错误以及系统误触发等严重的后果。信号完整性理论的逐步完善为解决这些问题提供了理论依据，而仿真软件的发展则给电路设计者提供了一把利刃。用基本理论作指导，仿真软件为工具，就可以在产品生产之前尽可能早地发现信号完整性问题隐患，最大限度地减少因为信号完整性问题而导致的产品设计失败的概率，使产品一次开发成功成为可能，大大缩短开发周期，降低开发成本。
论文对高速电路设计中的信号完整性问题作了理论研究与实际仿真。有以下的基本内容：
研究了信号完整性的基本理论，包括高速电路理论、电磁场理论和传输线理论。用建模的方式分析了反射形成的机理，提出了各种改善反射的端接措施。研究了电容矩阵与电感矩阵，用来描述串扰；用耦合解释了串扰原理。介绍了本文的仿真软件Hyperlynx和仿真模型。在熟练掌握Hyperlynx软件的基础上，对这些内容做了仿真分析：多种情况的反射现象、多种参数对反射的影响、电容矩阵与电感矩阵的求解、耦合电磁场的模拟、各种串扰的分析等。理论分析与仿真实践都表明：端接技术对改善高速电路中的信号反射效果非常明显；提出的减少串扰的布线策略是可行的；由矩阵可以计算耦合线的串扰。从而提供了较完备的高速电路反射与串扰的分析策略。
关键词：信号完整性；反射；串扰；端接；仿真
I
高速电路信号完整性分析 Abstract
With the development of modern electronic technology, the range of application is expanding increasingly for high speed circuit, and systematic clock frequency is increasing rapidly.With more quick risetime and the increase of integrated degree of circuit, the line's mutual link of printed circuit board and board layer's property have greater influence on the systematic electrical performance, and caused a lot of signal integrity problems.
For the design of low frequency circuit, the mutual link relations can be regard as lumped parameters, and the influence of line's mutual link and board layer's property can be neglected.But the interconnects of the high speed circuit becomes a transmission line with distributed parameters, and the permittivity of the printed circuit board also influences the performance of circuit system. Therefore, a lot of signal integrity problems have appeared, such as reflection, crosstalk and simultaneous switching noise, etc., which cause serious consequences such as signal distortion, out-of-order timing, incorrect data and incorrect trigger of the system.The gradual improvements of the theories in signal integrity provided a theoretical basis for solving these problems, and the development of simulation software provided keen edge to circuit designers.With basic theory as guide and simulation software as tool, we can discover the hidden signal integrity problems earlier before the product made, and the probability of the failure caused by signal integrity problems is reduced at the lowest level. Then it is possible that products can be developed very successfully only one time, and the development period is shortened and the cost is reduced.
This paper made a theoretical study and actual simulation as to the signal integrity problems in the design of high speed circuit. The basic contents are as follows:
The fundamental theories of signal integrity were studied, including high speed circuit theory, electromagnetic field theory and transmission line theory. The mechanism in forming reflections were analyzed by modeling, and various termination measures for improving reflections were given. Capacitance matrix and inductance matrix were studied, which were used to describe crosstalk; The crosstalk principle was explained by coupling. Simulation software Hyperlynx and simulation models for this paper were introduced. On the basis of mastering Hyperlynx, some contents were simulated and analyzed, that is, various reflection phenomena, the influence on reflection by various parameters, solving capacitance matrix and inductance matrix,
II
硕士学位论文 simulating coupled electromagnetic field, analyzing various crosstalks, etc. Theoretical analysis and actual simulation indicated that the effects of termination technology are very obvious on improving signal reflection of high-speed circuit; The proposed routing tactics for reducing crosstalks are feasible; crosstalk of coupled lines can be worked out from matrix. Accordingly, more integrated analysis tactics of reflection and crosstalk in high speed circuit were offered.
Keywords: signal integrity; reflection; crosstalk; termination; simulation
III
高速电路信号完整性分析
插图索引
图2.1 实际元件的等效模型…………………………………………………… 10 图2.2 实际数字信号波形……………………………………………………… 10 图2.3 接收器中的ESD 钳位保护结构 ………………………………………图2.4 建立时间和保持时间……………………………………………………图2.5 小段传输线的集总参数模型……………………………………………图2.6 互连中常用的各种均匀传输线的横截面举例…………………………图2.7 信号传输的电磁场模型…………………………………………………图2.8 传输线零阶模型…………………………………………………………图2.9 传输线的物理结构与一阶模型…………………………………………图2.10 50Ω 传输线的两种横截面………………………………………………图2.11 三种均匀传输线示意图…………………………………………………图3.1 输入/输出缓冲器整体结构模型图 …………………………………… 图3.2 输入缓冲器模型………………………………………………………… 图3.3 输出缓冲器模型…………………………………………………………图4.1 传输线反射模型………………………………………………………… 图4.2 与1 V入射信号对应的终端电压值随终端阻抗变化的曲线…………图4.3 有短串接线与无短串接线波形比较……………………………………图4.4 突变长度分别为0.5in，1.0in，2.0in,3.0in时传输线上的反射………图4.5 短桩线模型及其反射信号与传输信号…………………………………图4.6 传输线远端容性负载的电容量不同时，传输线上的反射信号………图4.7 传输线中途不同容性负载时，传输线上的终端信号和源端信号……图4.8 与传输线并联的容性突变的并联阻抗等效图…………………………图4.9 上升时间为50 ps的信号分别通过电感值L=0，5nH的突变…………图4.10 多次反射计算图解………………………………………………………图4.11 各种阻尼情况下的电路模型……………………………………………图4.12 各种阻尼情况下的仿真波形……………………………………………图4.13 各种端接方法示意图……………………………………………………图4.14 无终端端接模型及133 MHz时钟信号接收端波形……………………IV
11 18 22 23 26 11 12 13 15 16 17 18 23 28 29 30 32 33 35 36 37 39 40 41 42 43
硕士学位论文 图4.15 点对点拓扑结构四种常用的端接方法示意图………………………… 44 图4.16 传输线有和没有源端端接时，其远端的快速上升边的电压信号……… 45 图4.17 传输线具有源端串联电阻时的源端电压波形………………………… 46 图5.1 串扰中的干扰源与被干扰对象………………………………………… 47 图5.2 n 节耦合传输线模型其中一节的等效电路模型……………………… 48 图5.3 5 条耦合传输线的横截面图…………………………………………… 49 图5.4 使用场求解器工具计算的5条耦合传输线的电磁场分布……………… 50 图5.5 SPICE电容矩阵元素图…………………………………………………… 51 图5.6 电感矩阵元素图………………………………………………………… 52 图5.7 两条耦合线的等效电路模型…………………………………………… 53 图5.8 静态线近端的端接电阻两端的容性耦合电压的一般特性…………… 54 图5.9 静态线远端的端接电阻两端的容性耦合电压的典型特性…………… 54 图5.10 信号沿动态线传输时的感应电流图示………………………………… 56 图5.11 耦合电流仿真波形……………………………………………………… 57 图5.12 差模下的电磁场分布…………………………………………………… 58 图5.13 共模下的电磁场分布…………………………………………………… 58 图5.14 减少并行线长度的走线方式…………………………………………… 59 图5.15 不同耦合长度的近端串扰电压………………………………………… 60 图5.16 远端串扰与上升时间的关系仿真……………………………………… 61
V
高速电路信号完整性分析
附表索引
表5.1 耦合电流数据比较……………………………………………………… 58
VI
硕士学位论文 第1章 绪 论
1.1信号完整性问题的提出
摩尔定律最早给出了电子产品的发展方向――更小、更快、更便宜、研发周期更短。现代电子系统设计已经达到GHz及以上的特高频设计领域。而在电子电路技术飞速发展的背后，具有性能属性的信号完整性问题已经成为电子设计的一个瓶颈[1,2]。
信号完整性问题引起人们的注意，最早起源于一次奇怪的设计失败现象[3]。当时，美国硅谷一家著名的影像探测系统制造商早在7年前就已经成功设计、制造并上市的产品，却在最近从生产线下线的产品中出现了问题，新产品无法正常运行，这是个20MHz的系统设计，似乎无须考虑高速设计方面的问题，更为让产品设计工程师们困惑的是新产品没有任何设计上的修改，甚至采用的元器件型号也与原始设计的要求一致，唯一的区别是IC制造技术的进步，新采购的电子元器件实现了小型化、快速化。新的器件工艺技术使得新生产的每一个芯片都成为高速器件，也正是这些高速器件应用中的信号完整性问题导致了系统的失败。随着集成电路(IC)开关速度的提高，信号的上升和下降时间迅速缩减，不管信号频率如何，系统都将成为高速系统并且会出现各种各样的信号完整性问题。在高速PCB系统设计方面信号完整性问题主要体现为：工作频率的提高和信号上升/下降时间的缩短，会使系统的时序余量减小甚至出现时序方面的问题；传输线效应导致信号在传输过程中的噪声容限、单调性甚至逻辑错误；信号间的串扰随着信号沿的时间减少而加剧；以及当信号沿的时间接近0.5ns及以下时，电源系统的稳定性下降和出现电磁干扰问题[4]。
1.2 信号完整性的含义
信号完整性(Signal Integrity)简称SI，指信号从驱动端沿传输线到达接收端后波形的完整程度。即信号在电路中以正确的时序和电压作出响应的能力。如果电路中信号能够以要求的时序、持续时间和电压幅度到达IC，则该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信号完整性问题。从广义上讲，信号完整性问题指的是在高速产品中由互连线引起的所有问题，主要表现为五个方面:延迟、反射、串扰、同步切换噪声(SSN)和电磁干扰（EMI）。 延迟:是指信号在PCB的导线上以有限的速度传输，从驱动端到接收端存在的
1
高速电路信号完整性分析 传输延时。信号的延时会对系统的时序产生影响，在高速PCB设计中，传输延迟主要取决于导线的长度和导线周围介质的介电常数。
反射:当传输线的特性阻抗与负载阻抗不匹配时，信号到达接收端后有一部分能量将沿着传输线反射回去，使得信号波形发生畸变，甚至出现信号的过冲和下冲。信号如果在传输线上来回反射，就会产生振铃和环绕振荡。
串扰:由于PCB板上的任何两个器件或导线之间都存在互感和互容，当一个器件或导线上的信号发生变化时，其变化会通过互感和互容影响其它器件或导线。串扰的强度取决于器件及导线的几何尺寸和相互距离。
同步切换噪声(SSN):当PCB板上的众多数字信号同步进行切换时(如CPU的数据总线、地址总线等)，由于电源线和地线上存在阻抗，会产生同步切换噪声。在地线上还会出现地平面反弹噪声(简称地弹)。SSN和地弹的强度取决于集成电路的IO特性、PCB板电源层和地平面层的阻抗以及高速器件在PCB板上的布局和布线方式。
电磁干扰(EMI):分为传导干扰和辐射干扰两种。传导干扰是指通过导电介质把一个网络上的信号耦合到另一个网络。辐射干扰是指干扰源通过空间把其信号耦合到另一个网络。在高速PCB及系统设计中，高频信号线、集成电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源，能发射电磁波并影响其它系统或本系统内其它子系统的正常工作。
1.3 本领域的研究现状与课题研究的目的及意义
1.3.1 信号完整性问题的国内外研究现状
高速电子设计的革命，是以通信、计算机、图像处理等领域对高速信号处理的需求为动力推动的。现代PCB设计已经从简单的元器件摆放、拉线发展到一门以电工学为基础，综合电子、热、机械、化工等多学科的专业。如今的高速PCB设计从单一的信号完整性设计转变为包括信号完整性设计(SI)，电源完整性设计（PI）和电磁兼容设计(EMC)的三者的协同设计。这三个方面也是高速设计中迫切需要解决的问题。
随着PCB系统布线密度及电路中导体结构日趋复杂，使得电路分析理论由一维、二维发展到三维结构，如短线、芯片引出线、管脚、线间交叉、层间通孔、芯片中多层垂直交叠互连线等，这些都属于参数提取结合电路分析的方法。但对于超高速的复杂系统而言，有时电路方法解决问题就存在一定的难度，如今高性能、大容量的计算机系统使得我们可以用电磁场直接模拟的方法，如将多个大型机并行使用并以FDTD方法进行多层PCB板的电特性模拟[5]，用电磁场直接模拟
2
硕士学位论文 分析高速电路中信号响应和同步开关噪声的方法[6]。一般以麦克斯韦电磁场理论和传输线理论作为研究高速数字电路设计中的信号完整性的理论基础。而要对高速数字电路设计中的信号完整性进行有效的仿真分析，其关键是建立正确的仿真模型和选择合适的仿真软件。在电子设计中己经有多种可以用于PCB板级信号完整性分析的模型，其中最为常用的有三种，它们分别是SPICE, IBIS和Verilog-AMS/VHDL-AMS。本文主要采用IBIS模型进行仿真分析。目前国外己经有多种仿真软件，如:Cadence系列软件、Altium Designer软件、Mentor软件、Ansoft系列软件、Ansys软件、Serenade软件和Apsim软件等，它们都是通过建立相应模型，采用不同的分析方法，从不同的角度对高速数字电路设计中的信号完整性问题的某些方面进行分析。本文主要采用Mentor Graphics公司的HyperLynx作为仿真软件。
信号完整性问题己经漫延到整个芯片、封装和电路板，有时甚至会导致系统故障。好的解决方案要求从整个系统的角度考虑问题。众多EDA厂商在不断提高软件分析能力和设计规模的同时，还提供新的设计方法来帮助客户解决及优化其高速设计流程。
信号完整性工程设计在国外已是一种专门的职业，INTEL, CISCO, MOTOROLA, AMP, LUCENT, IBM, HP等许多公司都已有自己专职的工程师。在解决信号完整性所面临的反射、串扰、振铃、同步开关噪声等问题上投入了大量的精力进行研究，并取得了不少进展。采用SI分析方法及相关技术的应用，可在PCB设计前期进行信号规则的分析(如时序和关键信号的分析)，然后将分析所得的电气规则输入布线工具进行具体布线设计，这样既可在设计过程中保证信号质量，又可解放人力，提高设计效率，满足市场要求。而这也正是现今国际领先的PCB设计方法和流程，脱离了SI分析技术就无法作到这点。
国内有关高速数字电路设计中的信号完整性问题的研究应用相对国外而言比较滞后，国内只有少数几家公司和高校，如深圳华为，深圳中信，武汉烽火等公司和上海交通大学，西安电子科技大学等高校在进行这方面的研究与探索，他们逐步掌握了一些核心的高速PCB设计技术，搭建了耗资巨大的高速PCB实验室，在基础理论、设计方法、设计工具及设计思路上都有一定的进展。在高速电路系统信号完整性问题的基础研究方面，曾获得2004年国家自然科学奖的上海交通大学的李征帆等人，在高速电路系统规模扩大、速度提高的情况下，对其中的互连封装系统产生的寄生电磁效应进行研究，取得了一系列的发现和创新，其研究成果被该领域有影响的专著“Transmission Line and Lumped Circuits”多次引用，甚至将其计算结果作为比较标准。
此外，还有发展较受关注的SI器件技术，包含设计好的端接装置和自动可编程输出强度控制和动态自动端接功能，使得采用这些技术的设计可以获得良好的
3
高速电路信号完整性分析 SI品质。
1.3.2 课题研究的目的及意义
随着电子技术发展和集成电路技术的不断进步，数字系统的时钟速率越来越高，信号边缘速率越来越快，PCB系统已不再像以往设计中仅仅只是支撑电子元器件的平台，而变成了一个高性能的系统结构。信号频率高于100MHZ的电子系统设计极为普遍，从电气性能的角度看，在当今的高速世界里，器件封装、印刷电路板(PCB)的线迹互连和板层特性对于信号不再是畅通和透明的了，这就需要新的设计方法和手段。因此，如何处理高速信号问题成为一个设计能否成功的关键因素。与低速情况下的数字设计相比，高速数字电路设计着重强调了无源电路元件的特性，这些无源元件可能包括那些组成一个数字产品的连线、电路板、IC封装等。当速度提高时，它们会直接影响电气特性。高速数字电路设计研究无源元件对信号传播的影响(振荡和反射)、信号间的相互作用(串扰)以及和外界的相互作用(电磁干扰)。
对于一个实际的PCB系统，信号完整性问题不是由单一或几个因素导致的，而是板级设计中多种因素共同引起的。元器件和PCB板的参数、元器件在PCB板上的布局、高速信号的布线等因素，都会引起信号完整性问题，导致系统工作不稳定，甚至完全不工作。SI问题作为高速数字系统设计的重要内容已经成为当今电子设计者无法回避的问题。除了面临高速高密度电路板所带来的挑战外，产品快速面世的压力更是使仿真成为系统设计必不可少的手段。只有运用新设计规则、新技术和新分析工具，才能在设计阶段找出问题，从而高效率、高质量地完成系统设计。因此，在经验法则积累的同时，研究信号完整性的理论，借助信号完整性分析软件工具进行前期数据测试的高速PCB设计方法具有十分重要的理论及实践意义。
1.4本文的主要内容和贡献
信号完整性分析是一个新兴的技术领域，本文在本学科当前的发展基础上，全面系统地对信号完整性基本理论、反射理论、串扰理论进行了详细阐述，对信号完整性仿真方法做了深入的探讨，提出了各种改善措施，尤其是对端接技术做了细致的介绍。通过仿真得出大量的实验数据，完成了对基本理论的验证。
论文的许多基本理论是在前人的研究成果上展开的，其中有以下内容是对已有研究的补充与完善：
1. 对反射理论进行的整合与解释； 2. 对端接技术的拓展介绍；
4
硕士学位论文 3. 对各种反射情况的传输线建模与仿真分析； 4. 对串扰进行耦合建模与仿真；
5. 利用场求解器求得的电容矩阵、电感矩阵，结合理论公式，计算容性耦合 电流与感性耦合电流，并由仿真验证其正确性。
5
高速电路信号完整性分析 第2章 信号完整性的基本理论
信号完整性设计是一门跨学科的领域，对大多数硬件设计师来说都是全新的学科。电子电路的设计者们把信号完整性作为一个单独的知识领域来研究，是从20世纪晚期才开始的。信号完整性理论从诞生开始，以飞快的速度发展，已经日趋完善，有了较系统的理论体系。本章通过对信号完整性设计基本理论的阐述，起到了对硬件设计师进入信号完整性设计领域抛砖引玉的作用，设计师对信号完整性设计将有初步的了解。
2.1电磁场理论
由于高速电路的信号完整性问题本质上是电磁场原理造成的，因此，对电磁场基本理论的了解是分析信号完整性问题的必要前提。麦克斯韦方程组的建立是经典电磁场理论诞生的标志，它是宏观电磁现象基本性质的数学表达形式[7,8]，其积分形式为：
∂D
HdlJ⋅=+⋅dS (2.1) ∫∫∂tcs
微分形式如下：
∫E⋅dl=−∫
c
s
s
∂B
⋅dS (2.2) ∂t
∫B⋅dS=0 (2.3)
s
∫D⋅dS=q (2.4)
∇×H=J+
∂D
(2.5) ∂t∂B
∇×E=− (2.6)
∂t
∇⋅B=0 (2.7)
∇⋅D=ρ (2.8)
把上述四个方程依次称为麦克斯韦第1、2、3、4方程。其中E，D，B，H和
J为矢量。
麦克斯韦方程组可以用不同的形式写出。用E， D， B，H四个场量写出的方程称为麦克斯韦方程的非限定形式，因为它没有限定D和E之间及B和H之间
6
硕士学位论文 的关系，因而适用于任何媒质[9]。
对于线性和各向同性媒质，有:
匀媒质；反之为非均匀媒质。
D=εE (2.9) (2.10) (2.11)
B=µH J=γE
上面三式称为媒质的本构关系。电磁参量ε、μ、γ与位置无关的媒质为均麦克斯韦方程是描述宏观电磁现象的总规律，静电场和恒定电场的基本方程都是麦克斯韦方程的特例。在研究具体电磁问题时，根据具体的初始条件和边界条件，就能得到适合于本领域的麦克斯韦方程组的各种具体形式。
2.2 高速电路理论
高速数字电路是指由于信号的高速变化而使得电路中的模拟特性发生作用的电路。准确的定义是根据信号沿变化的速度来定义的[10]。信号边沿的谐波频率比信号本身的频率高，使信号快速变化的上升沿与下降沿(或称信号的跳变)引发了传输的非预期结果。因此，通常约定如果线传播延时大于1/2数字信号驱动端的上升时间，则认为此类电路是高速电路并产生传输线效应。
一般而言，数字逻辑电路的频率达到或超过50MHz，并且工作在这个频率之上的电路占整个系统的1/3以上，就可以称为高速电路[11]。对于一个高速电路而言，高频信号在板线上传输时，由于电磁场效应，必然会引发信号传输的非预期效果。分析问题产生的机理，可以从时域和频率去分析；对于板线的性质，则需要从元件的电抗特性分析入手，因为板线实际上是各种理想电抗元件的复杂组合体。下面分别介绍与信号完整性分析相关的几个高速电路理论。
2.2.1 时域与频域分析
众所周知，电路分析存在时域和频域两种体系，严格而言实际存在的信号可表示为时间波形，因此电路系统中的时域分析是本质的，而所谓频域则是信号对时间变量的一种积分变换。通过变换将一时间函数变为频率函数。根据傅氏变换和拉氏变换理论，时间变量可转换为虚频率变量或复频率变量，可使电路分析过程大为简化，微分和积分将被代数运算所代替，繁杂的卷积积分变为极简单的乘法，因此频域分析有其特有的优越性。
如果电路分析的目的是求电路对某一特定波形信号的时域响应，则原则上时域分析方法是基本的手段，频域方法只是为了简化分析过程的一个中间步骤。除频域分析本身外还需包括时域至频域间的正反变换。可以根据所针对实际问题的
7
高速电路信号完整性分析 情况，确定采用直接时域方法(即求解过程全部在时域进行)或频域变换方法（即先从时域变换至频域，在频域进行频域响应分析后再反变换到时域而求得时域响应)。 出于技术应用的限制，过去相当长时间内信号脉冲相对的速度很低，其频谱高端远低于微波频率，因此信号脉冲电路不可能产生波效应，不能列入高速电路范畴。而在信号调制于高频载波作用于高频电路系统时，用独立的频域分析方法就很容易解决。对高速电路而言，频域方法相对于时域方法是同样重要的，尽管最终所求为时域响应，但直接用时域方法求取时域响应有时比较困难、这—点和低速脉冲电路有所不同，对低速脉冲线性电路，所针对的电路元件为L，R，C，其时域方法为求解常系数线性常微分方程，可按常规求解步骤解决。但对于高速电路，由于包含分布参数元件，时域方法必须求解同时包含时间和空间变量的偏微分方程，求解难度加大。在满足一定限制条件下可以找到一些较有效的方法。但对于一般情况，时域直接求解就相当困难，尤其对频变电路参数更难以处理。相对而言，对分布参数电路甚至包含频变元件时，在频域仍可进行处理，如配合以频域和时域之间数值形式积分变换(如快速博氏变换和数值拉氏变换)，即可用频域变换的方法进行高速电路系统的时域响应分析。
还应指出的是，对高频电路当然应侧重于频域分析，但近几年来时域分析方法也受到注意，主要从分析方法的角度考虑而非最终的目的。因为在某些情况下。例如宽带微波线性电路的忧化设计、微波非线性电路分析等在频域分析遇到一些困难或受到了一些局限，如果换一种思路，将这种分析或设计先在时域进行，然后再转换至频域，将存在独特的优点。因此时域方法在某些情况下对高频电路也被应用，事实上微波与高速电路的频域与时域分析已相互交错、其间的界限已比较模糊。
我们对线性集中参数电路中低速信号的时域及频域分析很熟悉，而对高速电路的时域和频域分析尚不熟知，由于其中包含一维甚至二维分布参数元件使其分析过程远比集中参数情况复杂，但除了牵涉到一些特殊性质需专门处理外，也常运用集中参数模型或处理方法经过变换后用来解决高速电路的频域和时域分析。
2.2.2 四种电抗类型
高速数字电路与低速数字电路元件区别主要体现在四个概念，它们是电容、电感、互容和互感。这四个概念是描述和理解数字电路元件在高速电路中的特性的基础。在高速数字电路中通常使用阶跃响应来研究电容和电感。通过观察阶跃响应并运用以下三个经验法则，可描述出被测设备的特征：电阻器显示的是一个平坦的阶跃响应，在计时起点，输出电压上升到一个固定值并保持不变；电容器显示的是一个上升的阶跃响应，在计时起点，阶跃响应从零开始，但随后上升为一个满幅值的输出；电感器显示的是一个下降的阶跃响应，在计时起点，输出立
8
硕士学位论文 即升至满幅值，随后逐渐衰减到零。
阶跃响应作为时间的一个函数，我们可以根据其是否保持为常数，上升还是下降，就可以描述任何一个电路元件的特性，并且分别将这些元件划分为电阻性的、电容性的或电感性的。PCB上的板线，元件的引脚，他们本身或是相互间的电抗性质就可以根据这几条来判断。据多次的测试经验，它们是各种电抗的复杂组合，单纯的某种电抗一般是不独立存在的。而它们之间的参数也会因为布局位置而相互影响，因此电抗的效应(电容和电感)可以进一步细分为普通的和相互的两种类型。普通类型的电容和电感描述的是独立电路元件(双端器件)的特性。互容和互感的概念描述的是一个电路元件对另一个电路元件的影响。在高速数字电路中，互容和互感通常会引起不必要的串扰，所以在设计时要充分考虑各种电抗的影响。
2.2.3 阻抗与电气模型
在信号完整性起着重要作用的高速数字系统中，把信号看成变化的电压或变化的电流。所有信号完整性效应都由模拟信号（变化的电压电流）与互连线的电气特性之间的相互影响引起的，而与信号相互影响的关键电气特性就是互连线的阻抗。如果知道互连线的物理设计怎样影响阻抗，就可以解释它们如何与信号相互影响以及它们可能会有怎样的性能。
阻抗是描述互连线的所有重要特性的关键术语，知道了阻抗和传播时延也就知道了它几乎所有的特性。阻抗不仅可以用来描述与信号完整性相关的问题，而且还可以用来得到信号完整性的解决方案和设计方法。基于阻抗的重要性，这里先明确一下阻抗的含义。
广义的阻抗定义是：两端器件的阻抗为器件两端的某一时刻电压与这一时刻流过器件的电流之比，即Z=V/I.
一般对阻抗的认识可能有一种误解：阻抗就是电阻，1欧姆的电阻元件阻抗就是1欧姆。这在以前可能还不会出现什么问题，但是在电子技术高速发展的今天，就显得不是那么准确了。任何一个实际的元件，都会在高频条件下同时表现出R、L、C的特性。
阻抗是解决信号完整性问题所使用方法的核心。理想电路元件是根据电路的基本理论定义的，它的参数都可以计算得到精确的结果，也可以用仿真软件仿真其性能。实际的元件参数是可以用仪器测量的，而作为PCB这个理想元件的复杂结合体，如果做出成品后用仪器一一测量，在经济、效率方面就会造成极大的浪费。因此，为了把物理系统设计成我们希望的最佳性能，就需要把所需要的物理结构转化为与之等效的电路模型。正是建立的模型的阻抗决定了互连线怎样影响电压和电流信号。
互连线和无源器件的等效电路模型可以根据测量或计算来建立。在任何一种
9
高速电路信号完整性分析 情况下，最初的电路模型总是某个假定的拓扑结构。那么怎样选择正确的拓扑结构呢？这里要遵循爱因斯坦提出的“尽可能把一切变得最简单，而不是简单一点”的原则。一切从最简单的开始，然后慢慢增加复杂度。建模实际上是在所要求的模型精度和带宽、花费的时间和投入之间不断取得平衡。一般来说要求的精度越高，时间、投入和资金上的花费也就越多。
低频元件符号 电容高频等效模型 R RC RCLLLC 电阻电感 图2.1 实际元件的等效模型
对于PCB上任何元件或是互连线，都可以把它等效为 R、L、C的组合模型。图2.1是实际的电阻器、电容器、电感器元件在高频情况下的等效理想电路模型。
在外观上，电阻和电感模型一样，这和实际元件比较一致，只不过区别是模型中
相应理想元件值所占比例不同而已。模型中的理想元件值要通过测量来确定，这一步一般由元件的生产厂家完成。这些数据就是我们仿真所依赖的Spice模型参数。只要建立了电路模型，就可以使用仿真器来预测电压源受到互连线影响后的新波形[12]。
2.2.4 高速信号及其模拟特性
一个理想的数字信号波形为矩形方波。而在实际传输中，由于各种因素的影响，实际的数字信号波形会成为图2.2所示的形式，包含了很多模拟特性。随着电子设计的高速化和小型化，数字信号的这些模拟特性己不容忽视。 7.000 6.000 5.000 4.000 3.000 2.000 1.000 0.000 -1.000 0.000n电压，V 50.00n100.0n150.0n时间，s 图2.2 实际数字信号波形
比较图2.2和标准方波可见，与理想的数字信号波形相比，实际信号最显著的
10
硕士学位论文 一个区别就是过冲(上冲和下冲)。上冲(overshoot)就是第一个峰值或谷值超过设定电压。下冲(undershoot)则是指下一个谷值或峰值超过设定电压。通常接收器中都有一个ESD钳位保护结构，如图2.3所示。如果过冲的幅度过大，就会引起保护二极管工作，导致信号失真。
VCCInputCRLC 图2.3接收器中的ESD钳位保护结构
反复出现上冲和下冲时，就会产生振荡现象。信号的振铃由线上过度的电感和电容引起，振铃属于欠阻尼状态，是由多种因素引起的，振荡可以通过适当的端接予以减小，但是不可能完全消除。振荡可能引起信号的误触发和增加信号的稳定时间，在高速数字信号的传输过程中，这是影响速度的关键因素。
稳定时间是一个模拟特性，它是指信号从振荡到稳定，到达指定的最终值这一过程所需要的时间，如图2.4所示。为了正确理解稳定时间的含义，在此有必要介绍一下数字系统中经常提到的建立时间和保持时间，以免概念混淆。如图2.4所示，建立时间是指在时钟信号的上升沿到来之前，数据保持稳定不变的时间；而保持时间是指在时钟信号的上升沿到来之后，数据保持稳定不变的时间。
数据tsth时钟
ts:建立时间 th:保持时间
图2.4 建立时间和保持时间
如果建立时间和保持时间不能满足系统要求，则数据无法稳定传输。建立时 间和保持时间的概念属于信号的数字特性。稳定时间对建立时间和保持时间的影响显而易见，而其自身的长短取决于信号线的阻尼状态。
通常信号的上升沿或下降沿都是单调变化的，但由于反射、串扰等原因，有
11
高速电路信号完整性分析 时候信号的边沿会出现非单调变化，如图2.2所示。如果这个非单调变化造成信 号两次穿过门限电平，就会产生毛刺现象，可能造成假时钟或数据错误[13,14]。
2.3传输线的物理基础[15]
集总参数系统其实是实际情况的一种理想化近似。在高速PCB设计中，不可
避免使用大量的信号连接线，且长短不一，信号经过连接线的延迟时间与信号本身的变化时间相比已经不能忽略，信号以电磁波的速度在连接线上传输，此时的连接线是带有电阻、电容、电感的复杂网络，就要用分布参数系统模型来描述，即传输线模型。由于传输线的一个基本特征是信号在其上传输需要时间，因此也叫延迟线。其基本特征为：电参数分布在其占据的所有空间位置上；信号传输需要时间，传输线的长度直接影响着信号的特征，或者说可能使信号在传输过程中产生畸变；信号不仅仅是时间t的函数，同时也与信号所处的位置z有关，即信号同时是时间t和位置z的函数。这种在传输线瞬态分析中己被广泛采用的特征法是一种求解双曲型偏微分方程的有效方法[16,17,18]。
为了保证信号在传输中不失真地传输，我们必须找出信号随时间、位置变化时的变化规律，即u(z,t)，i(z,t)的变化规律。为此，我们通过建立传输线的物理模型，得到u(z,t)，i(z,t)的数学方程并分析其变化规律，可以得到一些有意义的结论。
2.3.1传输线的模型
为便于分析，我们假设传输线是均匀的，其截面形状及介质的电特性和磁特性沿着整个传输线保持不变。如前所述，传输线是一个分布参数系统，它的每一段都具有分布电容、电感和电阻，称为有损传输线模型，如果去掉电阻，就成了无损传输线模型[19,20]。在均匀传输线上取任意一小段长度∆z，如图2.5所示。显然，∆z越小，就越接近传输线的实际情况。当∆z→0时，可以近似用集总参数模型来描述[13]。
i(z,t)+RLi(z+∆z,t)
GC＋u(z,t)－u(z+∆z,t)
－zz+∆z
图2.5 小段传输线的集总参数模型
如图2.5，由基尔霍夫定律，得到电压电流方程：
di(z,t)
u(z+∆z,t)−u(z,t)=−Ri(z,t)−L (2.12)
dt
12
硕士学位论文 i(z+∆z,t)−i(z,t)=−Gu(z+∆z,t)−C
du(z+∆z,t)
(2.13)
dt
变换为偏微分形式为：
∂u(z,t)∂i(z,t)
=−RLi(z,t)−LL⋅ (2.14)
∂z∂t∂i(z,t)∂u(z,t)
=−GLu(z,t)−CL⋅ (2.15)
∂z∂t式（2.14）和（2.15）称为有损传输线方程。其中的LL、CL、RL、GL为传输线的分布参数，即分别为单位长度的电感、电容、电阻和电导，它们主要由传输线的几何结构和绝缘介质的特性所决定。给定某种传输线，这些参数的值也就确定了。在大多数应用中，传输线上的损耗是很小的(一般PCB特性阻抗控制在50-70Ω)，并且对于我们研究的信号完整性问题可以忽略损耗，式(2.14)、(2.15)中电阻和电导的作用可以忽略，而只考虑电容和电感的作用，此时式(2.14)、(2.15)可简化为：
∂u(z,t)∂i(z,t)
=−LL⋅ (2.16) ∂z∂t∂i(z,t)∂u(z,t)
=−CL⋅ (2.17) ∂z∂t
式（2.16）和（2.17）称为无损传输线方程。此方程组的解便是传输线上任一点的电压和电流。其中传输线的特性参数数值可用测量方法得到，对于某些结构简单的传输线可以用计算方法得到。
2.3.2传输线的均匀性
传输线按照几何结构可以分为均匀传输线和非均匀传输线。几何结构中有两个基本特征完全决定了传输线的电气特性，它们是导线沿线横截面的均匀程度和两导线的相似程度。如果导线上任何一处的横截面都相同，比如同轴电缆，则称这种传输线为均匀传输线。各种均匀传输线结构如图2.6.
双绞线 同轴电缆 共面线
微带线 嵌入微带线 带状线 非对称带状线
图2.6 互连中常用的各种均匀传输线的横截面举例
13
高速电路信号完整性分析 我们知道，均匀传输线也称为可控阻抗传输线。传输线的种类很多，如双引线、微带线、带状线和共面线等。如果传输线是均匀的或者是有可控阻抗的，那么反射就会减小，信号的质量就会更优。所有的高速互连线都必须设计成均匀传输线[12]。
在整条导线中，若几何结构或材料属性发生变化，传输线就是不均匀的。例如，如果两条导线的间距是变化的而不是恒定的，那么它就是非均匀传输线。双列直插封装或扁平封装中的一对引脚就是非均匀传输线，接插件的相邻线条通常也是非均匀传输线，PCB板上的线条如果没有返回路径也是非均匀传输线。非均匀传输线除非走线足够短，否则就会引起信号完整性问题，所以应避免这种情况发生。在信号完整性的优化设计过程中，其中一个设计目标就是：将所有的互连线都设计成均匀传输线并减小所有非均匀传输线的长度。
另一个影响传输线的几何参数就是两条导线的相似程度。如果两导线的形状和大小都一样，即它们是对称的，就称这种传输线为平衡传输线。双绞线的每条导线看起来都是一样的，因此它是对称的，所以是一种平衡传输线。共面线是在同一层并列的两条窄带线，它也是一种平衡传输线。同轴电缆是非平衡传输线，因为它的中心导线要比外面的导线小。微带线也是一种非平衡传输线，因为两条导线的宽度不一样，一条比较窄，另一条比较宽。同理，带状线也是非平衡传输线。一般来说，绝大多数传输线，无论是平衡的还是非平衡的，它们对信号的质量和串扰效应都完全没有影响。然而，返回路径的具体结构将严重影响地弹和电磁干扰问题。
无论传输线是均匀的还是非均匀的，是平衡的还是非平衡的，它都只有一个作用：在可接受的失真度下，把信号从一端传输到另一端，因此，要根据设计的要求来选择传输线。
2.3.3电子速度与信号速度
信号在传输线上的传播速度是容易出现误解的一个概念，很多人经常错误地认为传输线中信号的传输速度取决于导体中电子的速度，有了这个错误的认识，就会认为减小互连线的电阻可以提高信号的传播速度，实际上，常见的铜导线中的电子速度比信号速度要低100亿倍。
要估算铜导线中电子的速度很容易，假设有一条直径1mm，流过电流为1A的圆导线，根据每秒通过导体横截面的电子数、导线中电子密度和导线横截面积
就可以算出导线中电子速度。导线中电流为：
∆Qq×n×A×v×∆tI===q×n×A×v (2.18)
∆t∆t
从上式可以得到导线中电子速度公式：
14
硕士学位论文 其中：
v=
I
(2.19)
q×n×A
I表示导线中流过的电流，单位为A（安培）。 ∆t表示计算时间段，单位为s.
ΔQ表示时间段内流过的电量，单位为C（库伦）。
q表示一个电子的电量，大小为1.6×10－19C n表示自由电子密度，个/m3. A表示导线横截面积，单位m2. v表示导线中电子速度，单位m/s
对直径1mm横截面积A≈10－6m2通过1A电流，代入数据，估算出导线中电子速度：
v=
I1A
=−19=10−2m/s=1cm/s (2.20) 27−6
q×n×A10×10×10
从上面简单的分析可知，与空气中光速相比，导线中电子的运动速度简直就是微不足道的，所以导线中电子速度与信号速度没有任何关系。同样，由分析可知，导线的电阻对传输线上信号的传播速度几乎没有任何影响。只有在一些极端的情况下，互连线的电阻才会影响信号的传播速度，并且这个影响非常微小[12]。
既然不是电子的速度决定信号的速度，那么是什么决定信号的传播速度呢？ 最简单的一种描述信号在传输线上传输的方法就是建立电磁场的模型（如图
2.7）。信号就是信号路径与返回路径之间的电压差。当信号在传输线上传播时，两导线之间就会产生电压，而这个电压又会使两导线之间产生电场。除了电压之外，电流必须在信号路径和返回路径上流动，这样使得回路周围产生了磁场。电磁场链在传输线周围的介质材料中以变化电磁场的速度传播。
图2.7 信号传输的电磁场模型
实际上，电场和磁场建立的快慢决定了信号速度。这些场的传播和相互作用可以用麦克斯韦方程来描述。这就是说，只有电磁场在变化，就会向外传播，它的速度取决于一些常量和材料特性，由下式得到[21]：
15
高速电路信号完整性分析 其中：
v=
1ε0εrµ0µr (2.21)
ε0表示自由空间介电常数，其值为8.89×10-12F/m. εr表示材料相对介电常数。
μ0表示自由空间磁导率，其值为4π×10-7H/m. μr表示材料相对磁导率。
代入数据可得：
v≈
12εrµr(in/ns) (2.22)
空气的μr和εr都为1，故信号在空气中的传输速度为12 in/ns，和空气中光速相等。绝大多数电路材料的介电常数约为4，所以可以估算出，信号在互连线中传播的速度一般为6 in/ns。对于不均匀横截面材料的介电常数，可以借助二维场求解器求得。
知道了信号的速度，就可以由下式求得互连线中信号传输的时延TD：
LenTD= (2.23)
v
Len为互连线长度，v为互连线中信号速度。
2.3.4传输线的阻抗及其计算方法
传输线的阻抗并不是一个恒定的值，它会受到很到因素的影响。用某时刻的电压与电流相比得到的阻抗是一个瞬态阻抗。为了分析瞬态阻抗，建立以下模型。模型由一排小电容组成，其值等于ΔX长度的传输线电容量。这个模型称为传输线的零阶模型，如图2.8所示。
ΔX
图2.8 传输线零阶模型
当信号沿着传输线传输时，依次给每个小电容充电。每个小电容的大小就是单位长度的电容量CL与步长∆X的乘积，根据电流的定义、欧姆定律可以推倒出传输线的瞬态阻抗Z为：
16
硕士学位论文 Z=
183=εr (2.24) CLvCL
其中，εr表示材料的相对介电常数。
从(2.24)式可以看出，信号受到的瞬态阻抗由两个固定参数决定：单位长度电容和材料的相对介电常数，与传输线的长度无关。若单位长度电容为3.3pF/in,材料介电常数为4，则传输线的瞬态阻抗为50Ω.
对于均匀传输线，在任何一处受到的瞬态阻抗都是相同的，我们把这个反映传输线特性的恒定瞬态阻抗称为传输线的特性阻抗，用Z0表示。特性阻抗在数值上与瞬态阻抗相等，它是传输线的固有属性。如果传输线是均匀的，那么它就有唯一的特性阻抗。基于这一点，瞬态阻抗的稳定程度成了衡量传输线均匀度的标准。如果沿线的横截面不变，信号传输时受到的阻抗就是恒定的，我们把均匀横截面传输线称为可控阻抗传输线。通常看到的传输线，都是用特性阻抗来描述型号的，如75Ω同轴电缆，表示其特性阻抗为75Ω.
传输线零阶模型仅是物理模型，并不是等效电气模型。如果把信号路径和返回路径导线的每一小段描述成回路电感，就可以进一步近似物理传输线。图2.9是由电感与电容组成的传输线一阶模型。
信号路径返回路径 图2.9 传输线的物理结构与一阶模型
若单位线长的电容为CL，单位线长的电感为LL，线长L，则传输线的特性阻抗为：
Z0=
LL (2.25) CL这个特性阻抗的计算式相对较符合实际，结合（2.23）式的传输时延计算，就能得到传输线的全部特性。
设计一个特定的特性阻抗，实际上就是不断调整线宽、介质厚度和介电常数的过程。如果我们知道传输线的长度和导线周围材料的介电常数，就可计算出特性阻抗。当然，不同类型的横截面，它的几何特征和特性阻抗的关系式也不同。从导线的横截面几何结构中求解特性阻抗，通常可以使用的分析方法有三种：经
17
高速电路信号完整性分析 验法则、近似法、二维场求解器。
对于FR4板上的微带线和带状线，有两个关于特性阻抗的最重要的经验法则。图2.10示例了50Ω传输线的两种横截面。带状线b=2w,微带线w=2h.
线宽w 介质
厚度b
线宽w 介质 厚度h
带状线 微带线
图2.10 50Ω传输线的两种横截面
对于常见的三种均匀传输线的特性阻抗，则可以精确计算得到。 同轴电缆：
Z0=
60Ωaln (2.26) εrba为同轴线内半径，b为同轴线外半径。
平行双杆：
Z0=
120Ωεr2ssln+−1 (2.27) 2r2rr为圆杆线半径，s为两圆杆中轴距离。 圆杆－平面型：
Z0=
120Ωεr2hhln+−1 (2.28) rrr为圆杆线半径，h为圆杆轴线与平面的距离。 三种均匀传输线示意图如图2.11所示。
abrrrs
h 同轴型 双圆杆型 圆杆平面型
图2.11 三种均匀传输线示意图
这些关系式假设电场空间中全部均匀地填充了介质材料。如果假设不成立，制约信号传播速度的有效介电常数与不同介电常数之间的关系比较复杂，只能通过场求解器计算得出。如果介质是均匀分布，这些关系式就很精确，可用于校准
18
硕士学位论文 二维场求解器[12]。
除了以上的几种情况，其它关于特性阻抗的计算公式都是近似的，如果误差超过5％，会造成成本和设计周期大幅度增加，这时近似公式就不能使用，要使用经过验证的二维场求解器。
对于微带线，推荐的通用近似式为[22]：
Z0=
89Ω5.98hln (2.29)
1.41+εr0.8w+t对于带状线，推荐的通用近似式为：
其中:
Z0=
60Ω2b+tln (2.30) εr0.8w+th表示信号线与平面间的介质厚度； w表示线宽； b表示平面间距离； t表示金属厚度；
εr表示介电常数。
到目前为止都是假设传输线的特性阻抗与频率无关。但是，我们已经知道，从传输线前端看进去的阻抗与频率有密切的关系。那么特性阻抗是否也随频率而变化呢?假设传输线是无损耗的。如前所述，理想无损传输线的特性阻抗与单位长度电容和单位长度电感的关系为：
Z0=
LL (2.31) CL假设随着频率的变化，互连线的介电常数是个常数，那么单位长度电容也是恒定不变的。虽然在某些情况下，介电常数会有微小的变化，但对大多数材料来说这个假设是合理的。由于趋肤效应的影响，单位长度电感会随频率而变化。实际上，在低频时回路电感比较高，但是随着越来越多的电流分布在外表面，回路电感将下降。这说明在低频时，特性阻抗比较高，随着频率的升高，特性阻抗将下降到某一恒定值。
若频率远高于趋肤效应的频率，就认为所有电流都分布在导线的表面，并且当频率再升高时不随频率而变化。此时回路电感和特性阻抗都是常量。
2.4本章小结
信号完整性分析是一个典型的交叉边沿学科，为了后面的工作，本章将关系
19
高速电路信号完整性分析 密切的一些理论作了详细介绍，如：基于麦克斯韦方程组的电磁场理论、时域与频域分析方法、电抗类型介绍、阻抗电气原理、传输线理论等，为解决诸多信号完整性问题提供了理论基础。
20
硕士学位论文 第3章 信号完整性仿真概述
3.1 仿真软件介绍
Hyperlynx是一套完整的电磁兼容和信号完整性分析工具，用于解决高速和信号完整性问题。Hyperlynx包括布线前仿真工具LineSim和布线后仿真工具
BoardSim.它可以帮助设计者对电路板上频率低至几十兆赫兹，高达千兆赫兹(GHz)以上的网络进行信号完整性与电磁兼容性仿真分析，解决信号完整性和在生产之前找到问题，消除设计隐患，提高设计一版成功率。LineSim用在布线设计前约束布线和各层的参数、设置时钟的布线拓扑结构、选择元器件的速率、诊断信号完整性，并尽量避免电磁辐射及串扰等问题。BoardSim用于布线以后快速地分析设计中的信号完整性、电磁兼容性和串扰问题，生成串扰强度报告，区分并解决串扰问题。同时包括EMC Analysis, SPICE NetlistWriter, Crosstalk Analysis, Multiple
Board Analysis等工具[23,24,25,26]。
它有良好的兼容性，与主要PCB产品都有接口，如:POWER PCB Expedition,
Board Station等。其主要特点有：
1、工程化的高速PCB 信号完整性与电磁兼容性仿真工具，操作简便，易于
掌握；
2、使用工业标准IBIS模型，支持所有PCB 环境下的设计文件； 3、支持PCB 前仿真/后仿真分析；
4、支持PCB 叠层结构、物理参数的提取与设定； 5、支持各种传输线的阻抗规划与计算；
6、支持反射、串扰、损耗、过孔效应及电磁兼容性分析； 7、通过匹配向导为高速网络提供串行、并行及差分匹配等方案； 8、支持多板分析，可对板间传输的信号进行反射、串扰及损耗分析； 9、提供DDR/DDRII/USB/SATA/PCIX 等多种Design Kit.
对于大多数工程师而言，信号完整性与电磁兼容性分析仅仅是产品设计流程中的一个环节，在此环节采用的工具必须与整个流程中的其他工具相兼容，且要保证工程师能快速掌握工具，并将其应用于实际的设计工作。否则，性能再好的软件也很难在工程实践中得到广泛应用。
HyperLynx 兼容Mentor/Cadence/Zuken/Protel 等所有格式的PCB 设计文件。为高速PCB 仿真提供了简便易学的操作流程，就像实验室里的数字示波器与频谱分析仪；原理图工程师、PCB 工程师，或信号完整性工程师经过短期的培训，即
21
高速电路信号完整性分析 可使用HyperLynx 解决各自工作中的问题，从设计初期的网络拓扑结构规划、阻抗设计、高速规则定义与优化，直到最终的板级验证等工作均可在HyperLynx 中完成，可以有效地避免过度设计与设计反复。
3.2 仿真模型[13]
3.2.1 IBIS模型
IBIS (I/O Buffer Information Specification)模型属于一种行为模型，它不是从要仿真的元件的结构出发进行定义的，而是从元件的行为出发进行定义的，描述了器件在特定负载、特定封装下的输入输出行为，而不是实际的电气组成。IBIS模型主要用于板极的系统仿真，可以帮助设计者在存在SI约束的设计中获取准确的信息以进行分析和计算。由于它不涉及芯片内部的结构信息，因此得到了众多厂商的支持。
IBIS模型是一种基于I/V和V/T曲线的对I/O Buffer快速准确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准，它提供一种标准的文件格式来记录驱动源输出阻抗、上升/下降时间及输入负载等参数。IBIS模型所使用的电压/电流/时间信息仅针对模块外部的结点，这使得IBIS模型很适合系统级互联的设计。IBIS模型提供了四条完整的V/I曲线分别代表驱动器输入/输出高电平和低电平状态，以及在确定的转换速度下的电压电流变化曲线。IBIS模型包括的数据是基于电路中正在接受测试或运行的元件的行为或响应。数据的形式为电流一电压
(I-V表)、边沿波形、集中电容、电感以及电阻等。这些数据来自实际的测量结果或是完全的电路仿真。因为模型是以设备的行为而不是以数学公式为基础，非线性效应也可以得到充分的描述。 电源钳位二极管 输入封 装参数 ・地钳位 二极管 电源钳位二极管 输入封 装参数 ・地钳位 二极管 图3.1输入/输出缓冲器整体结构模型图
22
上升 频率 中央处理逻辑下降 频率 上升I/V曲线 电源钳位二极管 输出封 装参数 ・・下降I/V曲线 地钳位 二极管 硕士学位论文 IBIS模型文件是一个ASCII格式的文本文件，它包含着单个设备或是一组设备的所有驱动器和接收器的模型。图3.1描述了一个输入/输出缓冲器的整体结构模型[12]。每一个方框代表了IBIS的一个构成要素，其中包括封装参数、钳位二极管、上拉/下拉I/V曲线、上升/下降速率等。
下面以CMOS电路输入/输出缓冲器为例介绍IBIS建模的基本原理。输入缓冲器模型包括了影响信号传输质量的主要因素，如图3.2所示[27]。 C_pkg、R_pkg,
L_pkg为管脚的封装参数，分别对应封装所引起的寄生电容、电阻和电感；C_comp为管脚的输入电容，由器件的内部结构决定；Power_Clamp和GND_Clamp分别表示管脚的输入钳位二极管，其特性用输入电流/电压(I/V )曲线来描述。
VCC R_pkgC_pkgGND VCC Power_Clamp GND_Clamp L_pkgPower_ClampC_compGND_ClampGND 图3.2 输入缓冲器模型 R_pkgL_pkgC_pkgGNDPullup Pulldown Ramp rate
C_compGND
图3.3 输出缓冲器模型
输出模型比输入模型稍微复杂一些，如图3.3所示，C_comp为管脚的输出电容；Power_Clamp和GND_Clamp分别表示管脚的输出钳位二极管，其特性也用
I/V曲线来描述;与输入不同的是输出模型中多了Pullup和Pulldown参数，Pullup表示输出为高电平时不同的上拉电压与输出电流的关系，Pulldown的意义则相反，它们都用I/V曲线描述；Ramp rate表示输出电压的变化速率，这是一个动态参数，用以描述器件的交流特性。
IBIS模型可以由集成电路厂商提供，也可以通过实际测量得到，或者从已有的SPICE模型进行电路仿真得到。
IBIS模型的PCB板级仿真采用查表计算，因而计算量较小，通常只有相应的SPICE模型的1/10到1/100，模拟速度快。IBIS模型的分析精度主要取决于I/V和V/T表的数据点数和数据的精确度。IBIS模型有如下的优点：
(1)在非线性方面能提供准确的模型，同时考虑了封装的寄生参数，可以达到
23
高速电路信号完整性分析 与SPICE模型相当的精度。
(2)可用于系统板级、多板级信号完整性仿真。可用IBIS模型分析的信号完整性问题包括:串扰、反射、振铃、传输线分析和拓朴结构分析等。IBIS模型能对高速振铃和串扰进行精确的仿真，它可以用于检测最坏情况下的上升时间条件下的信号行为及一些用物理测试无法完成的情况。
(3)IBIS模型不存在SPICE模型不收敛的问题。
(4)IBIS模型保护了集成电路内部私有信息而获得芯片厂商的支持。用户可以从厂商那里得到IBIS模型，而不需要付额外的费用。
(5)IBIS模型已经成为器件模型的一种标准。
IBIS模型也有它的局限性，IBIS模型不能理想的处理上升时间受控的驱动器类型的电路，特别是那些包含复杂反馈的电路。同时，IBIS缺乏对地弹噪声的建模能力。IBIS模型2.1版本包含了描述不同管脚组合的互感，从这里可以提取一些非常有用的地弹信息。它不工作的原因在于建模方式，当输出高电平向低电平跳变时，大的地弹电压可以改变输出驱动器的行为。
3.2.2 SPICE模型
SPICE(Simulation Program with IC Emphasis)模型是一种功能强大的通用模拟电路仿真模型。SPICE模型由两部分组成：模型方程式和模型参数。它是建立在电路基本元器件(如晶体管、电阻、电容等)的工作机理和物理细节之上的，是一个根据原理图中各元器件的连接关系创建相应的网表文件，该网表是由一系列子电路组成的，用户通过调用相关的子电路模块就可以简单的建立模拟网表。原理图中各元器件的SPICE参数主要表征元器件的物理特性和电特性。参数描述的充分性和精确性将决定模拟结果的准确性。利用SPICE模型，可以精确地在电路器件一级仿真系统的工作特性，验证系统的逻辑功能，因此在集成电路设计中得到了广泛的应用。因为它能够精确计算出系统的静态和动态等各种工作特性，所以也可以用来进行系统级的信号完整性分析。SPICE模型技术相对成熟，模拟精度也比较高，但是使用SPICE模型有一些难以克服的缺点:首先，由于SPICE模型是晶体管一级的模型，随着现在集成电路规模越来越大，即使只建立各个管脚的
SPICE模型，也会包含成千上万晶体管一级的器件，所以其仿真速度必然很慢，这对于交互的PCB设计来讲是不可接受的；其次，由于SPICE模型涉及到许多集成电路设计方面的细节，不利于保护知识产权，一般集成电路厂商都不愿意公开提供，限制了它的广泛应用。所以，需要有另外一种通用的模型来代SPICE模型完成信号完整性分析，IBIS模型正是在这种情况下产生的。
24
硕士学位论文 3.3关键信号的确立与仿真参数定义
在一个高速电路中，高频含量只占其中一部分，不要求所有的信号都要做信号完整性分析，因此仿真分析前应对系统中的信号进行划分。划分为关键信号和非关键信号。因为有些信号属于低速信号且对信号的要求不太严格。有些信号虽然是高速信号，但是系统对它的精度要求不高。这时只要求对关键信号进行仿真即可，这样可以节约大量的分析时间和资源。
仿真参数是指驱动源的开关速度、布线最大/最小允许长度、传输线阻抗、阻抗容限及PCB参数等。在仿真前，定义好各种仿真参数是很重要的，因为参数不准确，仿真结果将不可信。同时，采用哪种分析方式也要谨慎考虑，设计后的信号反射及串扰往往能反映实际走线的真实情况。而对于约束条件，一定要根据逻辑电平要求和器件本身的参数去确定，可通过元器件的电气参数、规格书等来确认合理的值。
25
高速电路信号完整性分析 第4章 反射研究与仿真分析
4.1 反射形成的机理
有PCB设计经验的工程师都清楚，线路的拐角、过孔、T型结构、接插件、封装、线宽的突变等都会引起振铃之类的问题，这是产生了反射。总结分析，这些线路结构有一个共同点：线路结构引起了阻抗变化。
信号沿传输线传播时，其路径上的每一段都有相应的瞬态阻抗。可以设想，只要瞬态阻抗发生了改变，部分信号都将沿着与原传播方向相反的方向回传，而令一部分将继续传播，但幅度有所改变（设想的正确性在下文中论证）。将瞬态阻抗发生改变的地方称为阻抗突变。是阻抗突变引起了反射。
4.1.1反射的建模分析
为了研究传输线的反射情况，建立一个传输线的模型（如图4.1）。
Z1 Z2 入射 反射 传输 图4.1 传输线反射模型（中间为反射面）
设有传输线上的区域1和区域2，信号从1到2传播。如果没有反射信号，信号到达瞬态阻抗不同的两个区域的交界面时，传输线中仅存一个电压和电流的回路。因此，两区域电压电流关系为：V1＝V2，I1＝I2.否则，交界面的电压电流的不连续会形成强大的电场和磁场（这种情况从未出现过）。两区域瞬态阻抗分别为：
Z1＝V1/I1，Z2＝V2/I2，这里得到两阻抗相等，显然前后矛盾[12,28]。
为了维持系统平衡，必然有反射信号，则有：
Vtr为传输电压。
Vin+Vre=Vtr (4.1)
反射电流与原电流方向相反，以原电流方向为正，则有：
Iin−Ire=Itr (4.2)
Iin、Ire、Itr分别为输入电流、反射电流、传输电流。
26
硕士学位论文 每个区域阻抗值为该区域中相应电压与电流的比值:
Z1=Vin/Iin=Vre/Ire，Z2=Vtr/Itr (4.3)
联立4.1、4.2、4.3三式得到：
VreZ2−Z1
= (4.4) VinZ2+Z1
为了表示反射的强弱程度，引进反射系数这一概念，定义如下：
ρ=
Vre
, (4.5) Vin
其中，ρ表示反射系数，Vre表示反射电压，Vin表示入射电压。 可以得到反射系数的阻抗表达式：
ρ＝
Z2−Z1
(4.6)
Z2+Z1
从4.6式可以看出，反射系数仅与反射处两侧的阻抗有关。
当Z1 信号完整性理论通常都是以4.6式为基础计算，再根据计算结果分析反射情形的。 4.1.2 各种反射的计算 从上面我们知道，反射系数只与反射处两边的阻抗有关。下面对各种不同阻抗情况下的反射进行分析。 4.1.2.1 阻性负载的反射 传输线的终端匹配有三种特殊情况：末端阻抗无穷大、末端阻抗为0、末端阻信号由源端沿传输线到达有抗与传输线相等。现假设传输线的特性阻抗是50 Ω，特殊终端的远端。 首先，如果传输线的终端为开路，即传输线的末端没有连接任何终端，则末 27 高速电路信号完整性分析 端的瞬态阻抗是无穷大。这时，反射系数为(无穷-50)/(无穷+50)=l。在时域中，信号对所受到的瞬态阻抗是十分敏感的，第二个区域可以不是传输线，它可能是一个有相应阻抗的分立器件，如电阻、电容、电感或它们的组合电路。这意味着在开路端将产生与入射波大小相同、方向相反,返回源端的反射波。如果观察传输线的末端――开路端的总电压，就会看到它是两个波的叠加。一个是幅度为1V的信号向开路端传播，同时另一个也是1V信号，但它向相反的方向传播。测量开路端的电压，得到这两个电压之和，即2V。 第二种特殊情况是传输线的末端与返回路径相短路，即末端阻抗为0。此时， 反射系数为(0－50)/(0+50)=－l。1V入射信号到达远端时，将产生－1V反射信号，它沿传输线向源端传播。短路突变处测得的电压为入射电压与反射电压之和，即1V+(－1)V=0。这是合理的，因为如果此处是严格按定义规定的短路，短路点两侧 不可能有电压差。此处电压为0的原因就是它是从源端出发的正向行波和返回源端的负向行波之和。 最后一种特殊情况是传输线末端所接阻抗与传输线的特性阻抗相匹配。如果 传输线的末端连接50Ω电阻，则反射系数为(50－50)/(50+50)=O，此时不会存在反射电压，50Ω电阻两端的电压就仅是入射信号。这里信号所受到的瞬态阻抗没有改变，就不会产生反射。 当末端为一般阻性负载时，信号所受到的瞬态阻抗在0到无穷大之间，这样，反射系数在－1到+l之间。当区域2的阻抗小于区域l的阻抗时，反射系数为负，反射电压也是负电压。该负电压行波将返回源端，电阻两端的电压总是小于入射电压。如果传输线的特性阻抗为50Ω，终端阻抗为25Ω，则反射系数为(25－50) /(25+50)=－1/3。对于1V入射电压，其中的－0.33 V将被反射回源端，终端的实 际电压为这两个波之和：1V+(-0.33)V=0.67V。 图4.2给出了1V入射信号沿50Ω传输线传播时，在终端负载两端测得的电压 值。终端阻抗从0Ω开始上升，所以在其两端测量的实际电压从0 V开始，当终端开路时达到2 V。 图4.2 与1 V入射信号对应的终端电压值随终端阻抗变化的曲线 28 硕士学位论文 4.1.2.2 短串接传输线的反射 在电路板的设计过程中，线条不可避免地要通过过孔区域，或是要在元件密集区域布线，此时线宽必然变窄，收缩成颈状。如果传输线上有这么一小段的线宽变化，特性阻抗一般是变大。那么多长的线段以及多大的阻抗改变会造成问题呢?决定短传输线段影响的三个特性是：突变引起的时延(TD)、突变处的特性阻抗(Z0)以及信号的上升时间(RT)。如果时延大于上升时间，从电气上讲突变处就较长， 反射系数将很大。反射系数的最大值与突变处前端的反射有关。 ρ＝Z2−Z1 (4.7) Z2+Z1反射系数将为0.2。图4.3 如果线条的颈状造成阻抗从79.5Ω变化到120.2 Ω，给出了传输线较长的突变模型及造成的反射信号和传输信号的变化。其中，传输线为微带线，信号电平0-3.3V，上升时间为1ns. CMOS,3.3V,FASTCELL:A068.3 ohmsRS(A0)79.5 ohms421.989 ps3.000 inMicrostripCELL:B0120.2 ohms779.083 ps6.000 inMicrostripCELL:C0CMOS,3.3V,FAST79.5 ohms421.989 ps3.000 inMicrostripCELL:D04.000a.HyperLynx传输线模型 4.000有短串接线 3.0003.000电压，V 电压，V 有短串接线 2.000无短串接线 2.0001.000无短串接线 1.0000.000.002.000时间，ns 4.0006.000Time (ns)8.0000.000.002.000时间，ns 4.0006.000Time (ns)8.000 b.源端电压波形 c.终端电压波形 图4.3 有短串接线与无短串接线波形比较 阻抗突变引起了信号来回振荡，从而形成了反射噪声。这就是要设计均匀特就需要保证特性阻抗性阻抗互连线的原因。为了保持反射噪声低于电压摆幅5％，的变化率小于10％。这就是为什么电路板上阻抗的典型指标为±l0％。 注意，不管在第一个界面处发生的反射如何，它总是在与第二个界面处 发生的反射大小相等，方向相反，因为Z1和Z2值互换了。这样，如果突变长度很短，来自两端的反射就可以互相抵消，对信号完整性的影响就可以忽略。图4.4为传输线上从79.5Ω－120.2Ω短突变时不同突变长度的信号变化。其中，传输线 29 高速电路信号完整性分析 为微带线，信号电平0-3.3V，上升时间1ns. 4.0003.0000.5in 1in 2.000 1.0000.002.0004.0006.000Ti()时间，ns8.000 a. 突变长度为0.5in和1.0in的电压波形 4.0002in 电压，V 3.0003in 2.0001.0000.002.0004.0006.000Time (ns)时间，ns 8.000 b. 突变长度为2.0in,3.0in的电压波形 图4.4 突变长度分别为0.5in，1.0in，2.0in,3.0in时传输线上的反射 从图中可以看到，0.5in,1.0in情况下反射很小，不会造成问题，而当短串接线长度大于1.0in时，反射已经很明显，就不能忽略了。信号上升时间为1ns,信号在RF4中的速度约为6in/s,则1in传输线的时延为0.166ns。如果突变处的时延小于信 号上升时间20％，它就不会造成问题，从而得到一个经验法则，即可允许的阻抗突变最大长度为： Lenmax