一种超低电容TVS器件结构[实用新型专利]

(12)实用新型专利

(10)授权公告号 CN 206947345 U(45)授权公告日 2018.01.30

(21)申请号 201720559086.0(22)申请日 2017.05.19

(73)专利权人 江苏应能微电子有限公司

地址 213000 江苏省常州市河海中路85号

201室(72)发明人 朱伟东　赵泊然　

(74)专利代理机构 常州市华信天成专利代理事

务所(普通合伙) 32294

代理人 钱锁方(51)Int.Cl.

H01L 27/02(2006.01)H01L 27/08(2006.01)H01L 29/06(2006.01)

权利要求书1页 说明书3页 附图2页

(54)实用新型名称

一种超低电容TVS器件结构(57)摘要

本实用新型涉及一种超低电容TVS器件结构，包括重掺杂P型衬底，在P型衬底上的第一层掺杂N型外延层，在第一掺杂N型外延层上注入N型埋层，N型埋层与P型衬底形成PN结，第一层掺杂N型外延层上的第二层掺杂N型外延层；第二层掺杂N型外延层上设有层间介质层，以及处于层间介质层上方并向下沉积的金属层；第二层掺杂N型外延层中设有深区N型注入区，N型注入区与N型埋层连接导通；第二层掺杂N型外延层中还设有浅区N型注入区和P型注入区，以及处于深区N型注入区、浅区N型注入区之间的隔离沟槽。相对于现有技术中同型号同尺寸的产品，本实用新型结构可以将尺寸做到更小且也能够实现超低电容，实现超强的抗浪涌和静电的保护器件能力。

CN 206947345 UCN 206947345 U

权　利　要　求　书

1/1页

1.一种超低电容TVS器件结构，其特征在于，包括重掺杂P型衬底，在P型衬底上生长出第一层掺杂N型外延层，

在第一掺杂N型外延层上注入N型埋层，N型埋层与P型衬底形成PN结，所述第一层掺杂N型外延层上生长出第二层掺杂N型外延层；第二层掺杂N型外延层上设置有层间介质层，以及处于层间介质层上方并向下沉积的金属层；

所述第二层掺杂N型外延层中设有深区N型注入区，N型注入区与N型埋层连接导通；所述第二层掺杂N型外延层中还设有浅区N型注入区和P型注入区，以及处于深区N型注入区、浅区N型注入区之间的隔离沟槽，隔离沟槽从层间介质层向下穿过第一掺杂N型外延层、第二层掺杂N型外延层进入重掺杂P型衬底，在隔离沟槽中填充有氧化硅。

2.如权利要求1所述的一种超低电容TVS器件结构，其特征在于，所述P型衬底上生长出5—10微米的第一层掺杂N型外延层，第一层掺杂N型外延层的电阻率为10—20Ω·cm。

3.如权利要求1所述的一种超低电容TVS器件结构，其特征在于，所述N型埋层注入第一掺杂N型外延层的载流浓度为1017-19。

4.如权利要求1所述的一种超低电容TVS器件结构，其特征在于，所述第一层掺杂N型外延层上生长出10—15微米的第二层掺杂N型外延层，第二层掺杂N型外延层电阻率为150—1000Ω·cm。

5.如权利要求1所述的一种超低电容TVS器件结构，其特征在于，所述深区N型注入区采用载流子浓度：1018-20，能量：100-130KeV注入第二掺杂N型外延层中。

6.如权利要求1所述的一种超低电容TVS器件结构，其特征在于，所述隔离沟槽深度大于15微米，高宽比为20—30:1。

7.如权利要求1所述的一种超低电容TVS器件结构，其特征在于，所述浅区N型注入区和P型注入区采用载流子浓度：1018-19注入第二掺杂N型外延层中。

2

CN 206947345 U

说　明　书

一种超低电容TVS器件结构

1/3页

技术领域

[0001]本实用新型涉及一种超低电容TVS器件结构。

背景技术

[0002]集成电路线宽尺寸的不断缩小要求电子器件的工作电压不断降低。同时这也导致电路中以静电放电(ESD)或其他形式存在的瞬态电压更容易对电子器件造成破坏。瞬态电压抑制器(Transient Voltage Suppressor，简称TVS)，是一种基于二极管形式的保护器件，用来保护系统免于遭受各种形式的瞬态高压的冲击。其工作原理如图1所示，TVS在线路板上与被保护的内部电路并联。在正常工作条件下，TVS在被保护的电路上呈现高阻抗状态。当ESD或其他形式的浪涌冲击下，TVS能实时导通为产生的瞬态高电流提供一个低阻抗通路，使瞬态电流与能量通过并联的TVS被引开，从而起到对电子器件的保护作用。[0003]当今电子设备的接口(I/O)的趋势是设计变得更复杂、尺寸变得更小、数据传输速度越来越高。这种趋势要求TVS器件的电容越来越低，尺寸越做越小。这就使传统的平面TVS和沟槽TVS器件在现代高端电子设备的接口上的应用出现问题。能否在保持高静电保护能力的前提下将器件的尺寸做得最小、电容做得最低变得至关重要。实用新型内容

[0004]针对上述问题，本实用新型提供一种结构合理的超低电容TVS器件结构。[0005]实现本实用新型的技术方案如下：[0006]一种超低电容TVS器件结构，包括重掺杂P型衬底，在P型衬底上生长出第一层掺杂N型外延层；

[0007]在第一掺杂N型外延层上注入N型埋层，N型埋层与P型衬底形成PN结；[0008]所述第一层掺杂N型外延层上生长出第二层掺杂N型外延层；第二层掺杂N型外延层上设置有层间介质层，以及处于层间介质层上方并向下沉积的金属层；[0009]所述第二层掺杂N型外延层中设有深区N型注入区，N型注入区与N型埋层连接导通；

[0010]所述第二层掺杂N型外延层中还设有浅区N型注入区和P型注入区；[0011]以及处于深区N型注入区、浅区N型注入区之间的隔离沟槽，隔离沟槽从层间介质层向下穿过第一掺杂N型外延层、第二层掺杂N型外延层进入重掺杂P型衬底，在隔离沟槽中填充有氧化硅。

[0012]进一步地，所述P型衬底上生长出5—10微米的第一层掺杂N型外延层，第一层掺杂N型外延层的电阻率为10—20Ω·cm。[0013]进一步地，所述N型埋层注入第一掺杂N型外延层的载流浓度为1017-19。[0014]进一步地，所述第一层掺杂N型外延层上生长出10—15微米的第二层掺杂N型外延层，第二层掺杂N型外延层电阻率为150—1000Ω·cm。[0015]进一步地，所述深区N型注入区采用载流子浓度：1018-20，能量：100-130KeV注入第

3

CN 206947345 U

说　明　书

2/3页

二掺杂N型外延层中。[0016]进一步地，所述隔离沟槽深度大于15微米，高宽比为20—30:1。[0017]进一步地，所述浅区N型注入区和P型注入区采用载流子浓度：1018-19注入第二掺杂N型外延层中。

[0018]采用了上述方案，本实用新型具有如下优点：

[0019]1.通过深区N型注入直接与P型衬底的接触形成大面积P-N结的TVS结构，实现超强的抗浪涌和静电的保护器件能力。

[0020]2.通过调节深区N型注入的浓度可以调节TVS的反向击穿电压(5V-20V)。

[0021]3.通过第二层近本征的高阻掺杂N型外延分别和浅区P型注入和P型衬底形成宽耗尽层(depletion layer)的P-N结，实现超低电容。[0022]相对于现有技术中同型号同尺寸的产品，采用本实用新型结构的TVS器件,可以将尺寸做到更小且也能够实现超低电容，实现超强的抗浪涌和静电的保护器件能力。附图说明

[0023]图1为本实用新型的剖面示意图；

[0024]图2为本实用新型所构成的电路示意图；[0025]附图中，1为重掺杂P型衬底，2为第一层掺杂N型外延层，3为N型埋层，4为第二层掺杂N型外延层，5为层间介质层，6为第一金属层，7为第二金属层，8为深区N型注入区，9为浅区N型注入区，10为P型注入区，11为隔离沟槽。具体实施方式

[0026]为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例的附图，对本实用新型实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例。基于所描述的本实用新型的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。[0027]参见图1、2所示，一种超低电容TVS器件结构，包括重掺杂P型衬底1，在P型衬底上生长出第一层掺杂N型外延层2；在第一掺杂N型外延层上注入N型埋层3，N型埋层与P型衬底形成PN结；第一层掺杂N型外延层上生长出第二层掺杂N型外延层4；第二层掺杂N型外延层为近本征轻掺外延层；第二层掺杂N型外延层上设置有层间介质层5，以及处于层间介质层上方并向下沉积的金属层，这里的金属层有作为电源引线接入的第一金属层6，和作为I/O引线接入的第二金属层7。

[0028]在第二层掺杂N型外延层中设有深区N型注入区8，N型注入区与N型埋层连接导通；第二层掺杂N型外延层中还设有浅区N型注入区9和P型注入区10。[0029]以及处于深区N型注入区、浅区N型注入区之间的隔离沟槽11，隔离沟槽从层间介质层向下穿过第一掺杂N型外延层、第二层掺杂N型外延层进入重掺杂P型衬底，在隔离沟槽中填充有氧化硅。

[0030]具体实施中，P型衬底上生长出5微米或6微米或7微米或8微米或9微米或10微米的第一层掺杂N型外延层，第一层掺杂N型外延层的电阻率为10Ω·cm或15Ω·cm或20Ω·

4

CN 206947345 U

说　明　书

3/3页

cm。N型埋层注入第一掺杂N型外延层的载流浓度为1017-19。第一层掺杂N型外延层上生长出10微米或11微米或12微米或13微米或14微米或15微米的第二层掺杂N型外延层，第二层掺杂N型外延层电阻率为150Ω·cm或300Ω·cm或500Ω·cm或700Ω·cm或900Ω·cm或1000Ω·cm。深区N型注入区采用载流子浓度：1018-20，能量：100-130KeV注入第二掺杂N型外延层中。隔离沟槽深度大于15微米，高宽比为20—30:1，但隔离沟槽的深度小于TVS的整体厚度。浅区N型注入区和P型注入区采用载流子浓度：1018-19注入第二掺杂N型外延层中。[0031]具体地制作本实用新型的过程如下：[0032]1、在重掺杂P型衬底上生长5-10um的第一层掺杂N型外延层(电阻率：10-20Ω·cm)。

[0033]2、在第一层掺杂N型外延层上注入N型埋层(载流子浓度：1017-19)。[0034]3、对N型埋层进行热推进(1000-1200℃)，与重掺P型衬底形成TVS的PN结。[0035]4、在第一层掺杂N型外延层上生长10-15um的第二层近本征轻掺N型外延层(电阻率：150-1000Ω·cm)。[0036]5、在第二层近本征轻掺N型外延层进行高能量深区N型注入(载流子浓度：1018-20，能量：100-130KeV)。[0037]6、对深区N型注入进行高温推进(1150-1200℃)，与向上反扩的N型埋层连接导通。[0038]7、在第二层近本征轻掺N型外延层上进行浅区N型和P型注入(载流子浓度：1018-19

)。

[0039]8、刻蚀深度大于15微米，高宽比为20—30:1的超深隔离沟槽，隔离沟槽穿过两层N型外延层，进入P型衬底。[0040]9、用氧化硅膜(SiO2)填充超深隔离沟槽。[0041]10、进行接触孔刻蚀，金属沉积和金属刻蚀，形成超低电容TVS结构。

5

CN 206947345 U

说　明　书　附　图

1/2页

图1

6

CN 206947345 U

说　明　书　附　图

2/2页

图2

7