FPGA提供的接口信号
1、 框图
本模块完成FPGA和电脑之间数据的通讯
你的模块，和
SIZE[31:0]
你的模块所需
FIFO1
要知道信号
DATA[31:0]
DATA[31:0]
FIFO2
DATA[31:0]
DATA[31:0
2、 FPGA接口包括两部分：（1）和PCI9054相互之间的通讯部分
（2）开发者二次开发所使用的接口部分
对于（1）部分，开发者无须改动
对于（2）部分，是专门为开发者提供的超简单程序接口： 信号如下：
SIZE[31:0] : 此数值表示上层软件需要传输多少字节（读多
少字节，或写多少字节）， 此数值只需要在上层软件上调用一个函数，填上需要读或写的字节个数就可以了。在FPGA端，用户只需要直接读这个数值就可以了。
标准FIFO接口： 数据通讯端采用两个FIFO作为和你的
FPGA开发程序数据交流的接口。采用标准器件，极大的降低了接口通讯间的麻烦。而且只有几根信号线和数据线。
3、如果使用SRAM的话建议你的FIFO端接口时钟和PCI端时钟
一致，这样既不会浪费资源，又可使代码简单。如果使用SDRAM的话，请把你的FIFO端接口时钟速度提高，因为SDRAM操作比较烦琐，多了很多状态。
因篇幅问题不能全部显示，请点此查看更多更全内容